Shndërrimi i informacionit analog në formë dixhitale. Çfarë është ACP

- një qark elektronik që merr dy sinjale analoge në hyrjet e tij dhe nxjerr një "0" ose "1" logjik, varësisht se cili nga sinjalet është më i madh.

Dy hyrjet analoge janë emërtuar jo përmbysëse(+) dhe përmbysëse (-). Nëse voltazhi në hyrjen jo-invertuese është më i madh se në hyrjen invertuese, sinjali i daljes është i barabartë me logjikën "1", përndryshe - me logjikën "0".
Kur aktivizohet, krahasuesi ju lejon të krahasoni vlerat e tensionit të pranishme në hyrjet përkatëse të mikrokontrolluesit.
Rezultati i krahasimit është një vlerë boolean që mund të lexohet brenda programit. Bazuar në rezultatin e krahasimit, mund të gjenerohet një ndërprerje dhe gjithashtu mund të kapet gjendja e kohëmatësit.
Në mënyrë që kunjat e mikrokontrolluesit me funksionin e duhur alternativ të përdoren si krahasues analog, ato duhet të konfigurohen si hyrje analoge.

Konvertuesi analog në dixhital

Konvertuesi analog në dixhital(ADC) është një pajisje që konverton një sinjal analog hyrës në një kod diskret (sinjal dixhital), më së shpeshti binar. Transformimi i kundërt kryhet duke përdorur konvertues dixhital në analog(DAC).
Çdo sasi fizike që ndryshon vazhdimisht ose ekuivalenti i saj mund të veprojë si një sinjal analog. Më shpesh, një sinjal i tensionit ekuivalent përdoret si sinjal hyrës për të marrë informacion dixhital rreth temperaturës, rrymës, lagështisë, etj.
Shumica e konvertuesve analog në dixhital janë linearë, që do të thotë se diapazoni i vlerave hyrëse të përcaktuara në një vlerë dixhitale dalëse lidhet në mënyrë lineare me atë vlerë dalëse. Baza për ndërtimin e një ADC është një krahasues analog.
Rezolucioni ADC është ndryshimi minimal në vlerën e një sinjali analog që mund të konvertohet nga një ADC e caktuar. Zakonisht matet në volt.


Thellësia e bitit të ADC karakterizon numrin e vlerave diskrete që konverteri mund të prodhojë në dalje. Matur në bit. Për shembull, një ADC i aftë për të nxjerrë 2 8 =256 vlera diskrete (0..255), ka një kapacitet 8 bit.
është e barabartë me diferencën midis tensioneve që korrespondojnë me kodin e daljes maksimale dhe minimale, pjesëtuar me numrin e vlerave diskrete të daljes.

ku N- thellësia bit e ADC.
Në këtë rast, voltazhi në hyrje të konvertuesit mund të vlerësohet duke ditur vlerën dixhitale të fituar të konvertimit analog në dixhital. vlerë

Në praktikë, rezolucioni i një ADC është i kufizuar nga raporti sinjal-zhurmë i sinjalit të hyrjes. Me një intensitet të lartë zhurme në hyrjen ADC, bëhet e pamundur të dallohen nivelet ngjitur të sinjalit të hyrjes, domethënë, rezolucioni përkeqësohet. Në këtë rast, përshkruhet zgjidhja realisht e arritshme thellësia efektive e bitit(numri efektiv i biteve - ENOB), i cili është më i vogël se thellësia aktuale e biteve të ADC. Kur konvertoni një sinjal me shumë zhurmë, pjesët e poshtme të kodit të daljes janë praktikisht të padobishme, pasi ato përmbajnë zhurmë.

Marrja e mostrave të sinjalit quhet shndërrimi matës i një sinjali të vazhdueshëm x(t) në sekuencën e vlerave të menjëhershme të këtij sinjali X(k i T) që korrespondon me pika të caktuara kohore k i T (Tështë hapi i kampionimit).


Diskretizimi i sinjalit në kohë mund të kryhet me një hap të vazhdueshëm T= konst ose hap i ndryshueshëm T= var.

Frekuenca e marrjes së mostrave– frekuenca me të cilën kryhet konvertimi i sinjalit analog në dixhital.
Koha e konvertimitështë koha nga fillimi i konvertimit deri në shfaqjen e kodit përkatës në daljen ADC.
Tensioni i referencësështë voltazhi që korrespondon me kodin maksimal të daljes.

Meqenëse ADC-të reale nuk mund të kryejnë konvertimin A/D në çast, vlera e hyrjes analoge duhet të mbahet konstante të paktën nga fillimi deri në fund të procesit të konvertimit (ky interval kohor quhet koha e konvertimit). Ky problem mund të zgjidhet duke përdorur një qark të veçantë në hyrjen e ADC - pajisje për mbajtjen e mostrës(UVH). SHA zakonisht ruan tensionin e hyrjes në një kondensator, i cili lidhet me hyrjen nëpërmjet një ndërprerës analog: kur çelësi mbyllet, sinjali i hyrjes merret kampion (kondensatori ngarkohet në tensionin e hyrjes) dhe kur çelësi hapet. , është i ruajtur. Si rregull, modulet ADC përmbajnë një SHA të integruar.

Artikulli përshkruan pajisjen dhe parimet e funksionimit të konvertuesve analog-dixhital të llojeve të ndryshme, si dhe karakteristikat e tyre kryesore, të treguara nga prodhuesit në dokumentacion.

Konvertuesi analog në dixhital (ADC) është një nga komponentët elektronikë më të rëndësishëm në pajisjet matëse dhe testuese. ADC konverton tensionin (sinjalin analog) në një kod mbi të cilin mikroprocesori dhe softueri kryejnë veprime të caktuara. Edhe nëse punoni vetëm me sinjale dixhitale, ka shumë të ngjarë të përdorni një ADC në oshiloskopin tuaj për të zbuluar karakteristikat e tyre analoge.

Ekzistojnë disa lloje bazë të arkitekturës ADC, megjithëse ka gjithashtu shumë ndryshime brenda secilit lloj. Lloje të ndryshme të pajisjeve matëse përdorin lloje të ndryshme ADC. Për shembull, një oshiloskop dixhital përdor një shkallë të lartë të mostrës, por nuk kërkon rezolucion të lartë. Multimetrat dixhitalë kanë nevojë për më shumë rezolucion, por ju mund të sakrifikoni shpejtësinë e matjes. Sistemet e marrjes së të dhënave për qëllime të përgjithshme zakonisht renditen midis oshiloskopëve dhe multimetrave dixhitalë për sa i përket shpejtësisë së mostrës dhe rezolucionit. Ky lloj pajisje përdor një përafrim të njëpasnjëshëm ADC ose një ADC sigma-delta. Ekzistojnë gjithashtu ADC paralele për aplikacionet që kërkojnë përpunim të sinjalit analog me shpejtësi të lartë dhe integrimin e ADC me rezolucion të lartë dhe reduktim të zhurmës.

Në Fig.1. aftësitë e arkitekturave kryesore ADC tregohen në varësi të rezolucionit dhe shkallës së kampionimit.

Oriz. 1. Llojet e ADC - rezolucioni në varësi të shkallës së kampionimit

ADC paralele

Shumica e oshiloskopëve me shpejtësi të lartë dhe disa instrumente me frekuencë të lartë përdorin ADC paralele për shkak të shpejtësisë së tyre të lartë të konvertimit, e cila mund të arrijë 5 Hz (5 x 10 9) mostra/sek për pajisjet standarde dhe 20 Hz mostra/sek për modelet origjinale. ADC-të paralele zakonisht kanë një rezolucion deri në 8 bit, por versionet 10-bit janë gjithashtu të disponueshëm.

Oriz. 2. Konvertimi paralel ADC

Oriz. 2 tregon një bllok diagram të thjeshtuar të një ADC paralel 3-bit (për konvertuesit me rezolucion më të lartë, parimi i funksionimit është i njëjtë). Ai përdor një grup krahasuesish, secili prej të cilëve krahason tensionin e hyrjes me një tension referencë individuale. Një tension i tillë referimi për secilin krahasues formohet në ndarësin rezistent të saktë të integruar. Referencat e tensionit fillojnë me gjysmën e shifrës më pak të rëndësishme (LSB) dhe rriten me çdo krahasues të njëpasnjëshëm në rritje prej V REF /2 3 . Si rezultat, një ADC 3-bit kërkon 2 3 -1 ose shtatë krahasues. Dhe, për shembull, për një ADC paralel 8-bit, do të kërkohen 255 (ose (2 8 -1)) krahasues.

Me rritjen e tensionit të hyrjes, krahasuesit vendosin në mënyrë sekuenciale daljet e tyre në një logjikë në vend të zeros logjik, duke filluar me krahasuesin përgjegjës për bitin më pak të rëndësishëm. Ju mund ta imagjinoni konvertuesin si një termometër merkuri: ndërsa temperatura rritet, kolona e merkurit rritet. Në fig. 2, tensioni i hyrjes bie midis V3 dhe V4, kështu që 4 krahasuesit e poshtëm nxjerrin "1" dhe tre krahasuesit e sipërm nxjerrin "0". Dekoderi konverton (2 3 -1) - fjalë dixhitale bit nga daljet e krahasuesve në një kod binar 3-bit.

ADC-të paralele janë pajisje mjaft të shpejta, por ato kanë të metat e tyre. Për shkak të nevojës për të përdorur një numër të madh krahasues, ADC-të paralele konsumojnë energji të konsiderueshme dhe nuk janë praktike për aplikacionet me bateri.

Kur nevojitet një rezolucion prej 12, 14 ose 16 bitësh dhe nuk kërkohet shpejtësi e lartë e konvertimit, dhe çmimi i ulët dhe konsumi i ulët i energjisë janë faktorët përcaktues, zakonisht përdoren ADC të përafrimit të njëpasnjëshëm. Ky lloj ADC përdoret më së shpeshti në një sërë sistemesh instrumentesh dhe grumbullimi të të dhënave. Për momentin, ADC-të e përafrimit të njëpasnjëshëm lejojnë matjen e tensionit me një saktësi deri në 16 bit me një shkallë kampionimi nga 100K (1x10 3) në 1M (1x10 6) mostra/sek.

Oriz. 3 tregon një bllok diagramë të thjeshtuar të një ADC të përafrimit të njëpasnjëshëm. Ky lloj ADC bazohet në një regjistër të veçantë të përafrimit të njëpasnjëshëm. Në fillim të ciklit të konvertimit, të gjitha daljet e këtij regjistri vendosen në 0 logjikë, përveç bitit të parë (më të lartë). Kjo gjeneron një sinjal në daljen e konvertuesit të brendshëm dixhital në analog (DAC), vlera e të cilit është e barabartë me gjysmën e diapazonit të hyrjes së ADC. Dhe dalja e krahasuesit kalon në një gjendje që përcakton ndryshimin midis sinjalit në daljen DAC dhe tensionit të matur të hyrjes.

Oriz. 3. SAR ADC

Për shembull, për një ADC SAR 8-bit (Figura 4), daljet e regjistrit vendosen në "10000000". Nëse voltazhi i hyrjes është më pak se gjysma e intervalit të hyrjes së ADC, atëherë dalja e krahasuesit do të jetë logjike 0. Kjo udhëzon regjistrin e përafrimit të njëpasnjëshëm të kalojë daljet e tij në gjendjen "01000000", e cila do të ndryshojë në përputhje me rrethanat tensionin e daljes. nga DAC tek krahasuesi. Nëse dalja e krahasuesit do të mbetet ende në "0", atëherë rezultatet e regjistrit do të kalojnë në gjendjen "00100000". Por në këtë cikël konvertimi, voltazhi i daljes së DAC është më i vogël se tensioni i hyrjes (Fig. 4), dhe krahasuesi kalon në gjendjen logjike 1. Kjo udhëzon regjistrin e përafrimit të njëpasnjëshëm të ruajë një "1" në bitin e dytë dhe aplikoni një "1" në bitin e tretë. Më pas, algoritmi i përshkruar i funksionimit përsëritet përsëri deri në shifrën e fundit. Kështu, një përafrim i njëpasnjëshëm ADC kërkon një cikël të brendshëm konvertimi për bit, ose N cikle për një konvertim N-bit.

Oriz. 4. Shndërrimi në ADC i përafrimeve të njëpasnjëshme

Megjithatë, funksionimi i ADC-së së përafrimit të njëpasnjëshëm ka një veçanti të lidhur me kalimtarët në DAC-në e brendshme. Teorikisht, voltazhi në daljen e DAC për secilin prej N cikleve të brendshme të konvertimit duhet të vendoset në të njëjtën periudhë kohore. Por në fakt, ky interval në shufrat e para është shumë më i madh se në ato të fundit. Prandaj, koha e konvertimit të një ADC të përafrimit të njëpasnjëshëm 16-bit është më shumë se dyfishi i kohës së konvertimit të një ADC të përafrimit të njëpasnjëshëm 8-bit.

Shumica e matjeve shpesh nuk kërkojnë një ADC me shpejtësinë e konvertimit që ofron një përafrim i njëpasnjëshëm ADC, por nevojitet një rezolucion i lartë. ADC-të Sigma-delta mund të ofrojnë deri në 24 bit rezolucion, por janë inferiorë në shpejtësinë e konvertimit. Pra, në një ADC sigma-delta me 16 bit, mund të merrni një normë kampionimi deri në 100K mostra/sek, dhe në 24 bit kjo frekuencë bie në 1K mostra/sek ose më pak, në varësi të pajisjes.

Në mënyrë tipike, ADC-të sigma-delta përdoren në një sërë sistemesh për marrjen e të dhënave dhe në pajisjet matëse (matjen e presionit, temperaturës, peshës, etj.) kur nuk kërkohet një shkallë e lartë kampionimi dhe kërkohet një rezolucion prej më shumë se 16 bit.

Parimi i funksionimit të ADC sigma-delta është më i vështirë për t'u kuptuar. Kjo arkitekturë i përket klasës së ADC-ve integruese. Por tipari kryesor i ADC sigma-delta është se frekuenca e marrjes së mostrave, në të cilën niveli i tensionit të sinjalit të matur është analizuar në të vërtetë, tejkalon ndjeshëm shkallën e marrjes së mostrave në daljen ADC (frekuenca e kampionimit). Kjo normë e kampionimit quhet norma e marrjes së mostrave. Për shembull, një ADC sigma-delta me një normë konvertimi prej 100K mostra/sek, i cili përdor një normë rimostrimi 128 herë më të shpejtë, do të mostrojë sinjalin analog të hyrjes me një shpejtësi prej 12.8M mostra/sek.

Bllok-diagrami i ADC sigma-delta i rendit të parë është paraqitur në fig. 5. Një sinjal analog aplikohet në një integrues, daljet e të cilit janë të lidhura me një krahasues, i cili nga ana e tij lidhet me një DAC 1-bit në një lak reagimi. Nëpërmjet një sërë përsëritjesh të njëpasnjëshme, integruesi, krahasuesi, DAC dhe mbledhësi prodhojnë një rrymë bitësh serialë që përmbajnë informacion në lidhje me madhësinë e tensionit të hyrjes.

Oriz. 5. Sigma-Delta ADC

Sekuenca dixhitale që rezulton futet më pas në një filtër me kalim të ulët për të shtypur komponentët mbi frekuencën Kotelnikov (gjysma e shkallës së mostrës ADC). Pas heqjes së komponentëve me frekuencë të lartë, nyja tjetër - decimatori - hollon të dhënat. Në ADC që po shqyrtojmë, decimatori do të lërë 1 bit nga çdo 128 të marra në sekuencën dixhitale të daljes.

Meqenëse filtri i brendshëm dixhital me kalim të ulët në ADC sigma-delta është një pjesë integrale e procesit të konvertimit, koha e vendosjes së filtrit me kalim të ulët bëhet një faktor që duhet marrë parasysh kur kërceni sinjalin hyrës. Për shembull, kur ndërroni multiplekserin e hyrjes ose kur ndërroni kufirin e matjes së pajisjes, është e nevojshme të prisni derisa të kalojnë disa mostra ADC dhe vetëm atëherë të lexoni të dhënat e sakta të daljes.

Një avantazh shtesë dhe shumë i rëndësishëm i sigma-delta ADC është se të gjitha nyjet e tij të brendshme mund të bëhen integrale në zonën e një çipi silikoni. Kjo ul ndjeshëm koston e pajisjeve fundore dhe rrit stabilitetin e karakteristikave të ADC.

Integrimi i ADC-ve

Dhe lloji i fundit i ADC-së që do të diskutohet këtu është ADC-ja me shtytje-tërheqje. Në multimetrat dixhitalë, si rregull, përdoren vetëm ADC të tillë, sepse. këto instrumente kërkojnë një kombinim të rezolucionit të lartë dhe shtypjes së lartë të zhurmës. Ideja e konvertimit në një ADC të tillë integrues është shumë më pak e ndërlikuar sesa në një ADC sigma-delta.

Figura 6 tregon se si funksionon një ADC shtytëse. Sinjali i hyrjes ngarkon kondensatorin për një periudhë të caktuar kohe, e cila është zakonisht një cikël i frekuencës së rrjetit (50 ose 60 Hz) ose një shumëfish i saj. Kur integrohet sinjali i hyrjes për një periudhë kohore të kësaj kohëzgjatjeje, zhurma me frekuencë të lartë shtypet. Në të njëjtën kohë, ndikimi i paqëndrueshmërisë së tensionit të furnizimit me energji elektrike në saktësinë e konvertimit eliminohet. Kjo ndodh sepse vlera e integralit të sinjalit sinusoidal është zero nëse integrimi kryhet në një interval kohor që është shumëfish i periudhës së ndryshimit sinusoidal.

Oriz. 6. Integrimi i ADC. Ngjyra e gjelbër tregon ndërhyrje nga rrjeti elektrik (1 periudhë)

Në fund të kohës së ngarkimit, ADC shkarkon kondensatorin me një shpejtësi fikse, ndërsa një numërues i brendshëm numëron numrin e impulseve të orës gjatë shkarkimit të kondensatorit. Prandaj, një kohë më e gjatë shkarkimi korrespondon me një lexim më të madh të njehsorit dhe një tension më të madh të matur (Fig. 6).

ADC-të push-tërheqëse kanë saktësi të lartë dhe rezolucion të lartë, dhe gjithashtu kanë një strukturë relativisht të thjeshtë. Kjo bën të mundur zbatimin e tyre në formën e qarqeve të integruara. Disavantazhi kryesor i ADC-ve të tilla është koha e gjatë e konvertimit, për shkak të lidhjes së periudhës së integrimit me kohëzgjatjen e periudhës së furnizimit me energji elektrike. Për shembull, për pajisjet 50 Hz, shpejtësia e kampionimit të ADC-së me shtytje-tërheqje nuk i kalon 25 mostra/sek. Natyrisht, ADC të tilla mund të funksionojnë edhe me një shkallë më të lartë të kampionimit, por me rritjen e kësaj të fundit, imuniteti ndaj zhurmës zvogëlohet.

Specifikimi ADC

Ka përkufizime të përgjithshme që përdoren zakonisht në lidhje me konvertuesit analog në dixhital. Sidoqoftë, specifikimet e dhëna në dokumentacionin teknik të prodhuesve të ADC mund të duken mjaft konfuze. Zgjedhja e saktë e ADC-së optimale për sa i përket kombinimit të karakteristikave të tij për një aplikim të caktuar kërkon një interpretim të saktë të të dhënave të dhëna në dokumentacionin teknik.

Parametrat më të ngatërruar janë rezolucioni dhe saktësia, megjithëse këto dy karakteristika të një ADC real janë jashtëzakonisht të lidhura ngushtë. Rezolucioni nuk është identik me saktësinë, një ADC 12-bit mund të ketë më pak saktësi se një ADC 8-bit. Për një ADC, rezolucioni është një masë se në sa segmente mund të ndahet diapazoni i hyrjes së sinjalit analog të matur (për shembull, për një ADC 8-bitësh, kjo është 28 = 256 segmente). Saktësia karakterizon devijimin total të rezultatit të konvertimit nga vlera e tij ideale për një tension të caktuar hyrje. Kjo do të thotë, rezolucioni karakterizon aftësitë e mundshme të ADC, dhe grupi i parametrave të saktësisë përcakton realizueshmërinë e një aftësie të tillë të mundshme.

ADC konverton sinjalin analog të hyrjes në një kod dixhital dalës. Për konvertuesit e vërtetë të prodhuar në formën e qarqeve të integruara, procesi i konvertimit nuk është ideal: ai ndikohet si nga përhapja teknologjike e parametrave gjatë prodhimit ashtu edhe nga ndërhyrjet e ndryshme të jashtme. Prandaj, kodi dixhital në daljen e ADC përcaktohet me një gabim. Specifikimi për ADC tregon gabimet që jep vetë konverteri. Zakonisht ndahen në statike dhe dinamike. Në këtë rast, është aplikimi përfundimtar ai që përcakton se cilat karakteristika të ADC do të konsiderohen vendimtare, më të rëndësishmet në çdo rast specifik.

Gabim statik

Në shumicën e aplikacioneve, një ADC përdoret për të matur një sinjal me frekuencë të ulët që ndryshon ngadalë (p.sh. nga sensori i temperaturës, sensori i presionit, matësi i tensionit, etj.) ku voltazhi i hyrjes është proporcional me një sasi fizike konstante. Këtu rolin kryesor e luan gabimi statik i matjes. Në specifikimin ADC, ky lloj gabimi përcaktohet nga gabimi shtesë (Offset), gabimi shumëzues (Full-Scale), jolineariteti diferencial (DNL), jolineariteti integral (INL) dhe gabimi kuantizimi. Këto pesë karakteristika ju lejojnë të përshkruani plotësisht gabimin statik të ADC.

Përgjigja Ideale e Transferimit të ADC

Karakteristika e transferimit të një ADC është një funksion i varësisë së kodit në daljen ADC nga tensioni në hyrjen e tij. Një grafik i tillë është një funksion linear pjesë-pjesë prej 2N "hapash", ku N është thellësia e bitit ADC. Çdo segment horizontal i këtij funksioni korrespondon me një nga vlerat e kodit të daljes ADC (shih Fig. 7). Nëse fillimet e këtyre segmenteve horizontale i lidhim me vija (në kufijtë e kalimit nga një vlerë kodi në tjetrën), atëherë karakteristika ideale e transferimit do të jetë një vijë e drejtë që kalon përmes origjinës.

Oriz. 7. Karakteristikë ideale e transferimit të ADC 3-bit

Oriz. 7 ilustron karakteristikën ideale të transferimit për një ADC 3-bit me pika ndërprerjeje në kufijtë e tranzicionit të kodit. Kodi i daljes merr vlerën më të vogël (000b) kur sinjali i hyrjes është midis 0 dhe 1/8 shkallës së plotë (vlera maksimale e kodit të këtij ADC). Gjithashtu vini re se ADC do të arrijë vlerën e kodit të shkallës së plotë (111b) në 7/8 e shkallës së plotë, jo në shkallë të plotë. Se. Kalimi në vlerën maksimale në dalje nuk ndodh në tension të shkallës së plotë, por në një vlerë më të vogël se shifra më pak e rëndësishme (LSB) sesa tensioni i shkallës së plotë të hyrjes. Karakteristika e transferimit mund të zbatohet me një kompensim -1/2 LSB. Kjo arrihet duke zhvendosur karakteristikën e transferimit në të majtë, e cila e zhvendos gabimin e kuantizimit nga -1...0 LSB në -1/2...+1/2 LSB.

Oriz. 8. Karakteristika e transferimit të një ADC 3-bitësh të kompensuar me -1/2LSB

Për shkak të përhapjes teknologjike të parametrave në prodhimin e qarqeve të integruara, ADC-të reale nuk kanë një karakteristikë ideale të transferimit. Devijimet nga karakteristikat ideale të transferimit përcaktojnë gabimin statik të ADC dhe jepen në dokumentacionin teknik.

Karakteristika ideale e transferimit të ADC kalon origjinën, dhe kalimi i parë i kodit ndodh kur arrihet vlera e 1 LSB. Gabimi shtesë (gabimi i kompensimit) mund të përkufizohet si zhvendosja e të gjithë karakteristikës së transferimit majtas ose djathtas në lidhje me boshtin e tensionit të hyrjes, siç tregohet në Fig. 9. Kështu, një kompensim 1/2 LSB përfshihet qëllimisht në përkufizimin e gabimit shtesë ADC.

Oriz. 9. Gabim shtesë (Gabimi i zhvendosjes)

Gabim shumëzues

Gabimi i shumëzimit (gabim në shkallë të plotë) është diferenca midis karakteristikave ideale dhe aktuale të transferimit në pikën e vlerës maksimale të daljes nën kushtin e gabimit aditiv zero (pa kompensim). Kjo manifestohet si një ndryshim në pjerrësinë e funksionit të transferimit, i cili është ilustruar në Fig. 10.

Oriz. 10. Gabim shumëzues (Gabim në shkallë të plotë)

Për një karakteristikë ideale të transferimit ADC, gjerësia e çdo "hapi" duhet të jetë e njëjtë. Dallimi në gjatësinë e segmenteve horizontale të këtij funksioni linear pjesë-pjesë prej 2N "hapash" është një jolinearitet diferencial (DNL).

Vlera e bitit më pak të rëndësishëm të ADC është Vref/2N, ku Vref është voltazhi i referencës, N është rezolucioni i ADC. Diferenca e tensionit midis çdo tranzicioni të kodit duhet të jetë e barabartë me vlerën e LSB. Devijimi i këtij ndryshimi nga LSB përkufizohet si jolinearitet diferencial. Në figurë, kjo tregohet si boshllëqe të pabarabarta midis "hapave" të kodit, ose si "mjegullim" i kufijve të tranzicionit në karakteristikën e transferimit ADC.

Oriz. 11. Jolineariteti diferencial (DNL)

Jolineariteti integral

Jolineariteti integral (INL) është një gabim që shkaktohet nga devijimi i funksionit linear të karakteristikës së transferimit ADC nga një vijë e drejtë, siç tregohet në Fig. 12. Në mënyrë tipike, një funksion transferimi me një jolinearitet integral përafrohet me një vijë të drejtë duke përdorur metodën e katrorëve më të vegjël. Shpesh linja e drejtë e montimit thjesht lidh vlerat më të vogla dhe më të mëdha. Jolineariteti integral përcaktohet duke krahasuar tensionet në të cilat ndodhin tranzicioni i kodit. Për një ADC ideal, këto kalime do të ndodhin në tensionet hyrëse që janë saktësisht shumëfisha të LSB. Dhe për një konvertues të vërtetë, një kusht i tillë mund të plotësohet me një gabim. Dallimi midis niveleve "ideale" të tensionit në të cilat ndodh kalimi i kodit dhe vlerave të tyre reale shprehet në njësi LSB dhe quhet jolineariteti integral.

Oriz. 12. Jolineariteti integral (INL)

Gabim kuantizimi

Një nga komponentët më të rëndësishëm të gabimit në matjet ADC, gabimi i kuantizimit, është rezultat i vetë procesit të konvertimit. Gabimi i kuantizimit është gabimi i shkaktuar nga vlera e hapit të kuantizimit dhe përcaktohet si? vlera e shifrës më pak domethënëse (LSB). Nuk mund të përjashtohet në konvertimet analoge në dixhitale, pasi është pjesë përbërëse e procesit të konvertimit, përcaktohet nga rezolucioni i ADC dhe nuk ndryshon nga ADC në ADC me rezolucion të barabartë.

Karakteristikat dinamike

Karakteristikat dinamike të një ADC zakonisht përcaktohen duke përdorur analizën spektrale, nga rezultatet e kryerjes së një transformimi të shpejtë Furier (FFT) në një grup vlerash dalëse ADC që korrespondojnë me disa sinjale hyrëse provë.

Në fig. 13 tregon një shembull të spektrit të frekuencës së sinjalit të matur. Harmonika zero korrespondon me frekuencën themelore të sinjalit të hyrjes. Çdo gjë tjetër është zhurmë, e cila përfshin shtrembërimin harmonik, zhurmën termike, zhurmën 1/f dhe zhurmën e kuantizimit. Disa komponentë të zhurmës gjenerohen nga vetë ADC, disa mund të futen në ADC nga qarqet e jashtme. Shtrembërimi harmonik, për shembull, mund të përmbahet në sinjalin e matur dhe të gjenerohet njëkohësisht nga ADC gjatë procesit të konvertimit.

Oriz. 13. Rezultati i ekzekutimit të FFT në të dhënat dalëse të ADC

Raporti sinjal-zhurmë

Raporti sinjal-zhurmë (SNR) është raporti i vlerës RMS të sinjalit hyrës ndaj vlerës RMS të zhurmës (duke përjashtuar shtrembërimin harmonik), i shprehur në decibel:

SNR(dB) = 20 log [Vsinjal(rms)/Vzhurmë(rms) ]

Kjo vlerë ju lejon të përcaktoni raportin e zhurmës në sinjalin e matur në lidhje me sinjalin e dobishëm.

Oriz. 14. SNR - Raporti sinjal ndaj zhurmës

Oriz. 15. FFT pasqyron shtrembërimin harmonik

Zhurma e matur në llogaritjen SNR nuk përfshin shtrembërimin harmonik, por përfshin zhurmën e kuantizimit. Për një ADC me një rezolucion të caktuar, është zhurma e kuantizimit që kufizon aftësitë e konvertuesit në një raport teorikisht më të mirë sinjal-zhurmë, i cili përcaktohet si:

SNR(db) = 6,02 N + 1,76,

ku N është rezolucioni i ADC.

Spektri i zhurmës së kuantizimit ADC i arkitekturave standarde ka një shpërndarje uniforme të frekuencës. Prandaj, madhësia e kësaj zhurme nuk mund të reduktohet duke rritur kohën e konvertimit dhe më pas duke mesatarizuar rezultatet. Zhurma e kuantizimit mund të reduktohet vetëm duke bërë matje me një ADC më të madh.

Një tipar i ADC sigma-delta është se spektri i zhurmës së tij të kuantizimit shpërndahet në mënyrë të pabarabartë në frekuencë - ai zhvendoset drejt frekuencave të larta. Prandaj, duke rritur kohën e matjes (dhe, në përputhje me rrethanat, numrin e mostrave të sinjalit të matur), duke grumbulluar dhe më pas duke mesatarizuar kampionin e marrë (filtri me kalim të ulët), mund të merret një rezultat matje me një saktësi më të lartë. Natyrisht, në këtë rast, koha totale e konvertimit do të rritet.

Burime të tjera të zhurmës ADC përfshijnë zhurmën termike, zhurmën 1/f dhe nervozizmin e referencës.

Shtrembërim i përgjithshëm harmonik

Jolineariteti në rezultatet e konvertimit të të dhënave çon në shfaqjen e shtrembërimit harmonik. Shtrembërime të tilla vërehen si "emisione" në spektrin e frekuencës në harmonikë çift dhe tek të sinjalit të matur (Fig. 15).

Ky shtrembërim përkufizohet si shtrembërim total harmonik (THD). Ato përcaktohen si:

Sasia e shtrembërimit harmonik zvogëlohet në frekuenca të larta deri në pikën ku amplituda e harmonikëve bëhet më e vogël se niveli i zhurmës. Kështu, nëse analizojmë kontributin e shtrembërimit harmonik në rezultatet e konvertimit, kjo mund të bëhet ose në të gjithë spektrin e frekuencës, duke kufizuar amplitudën e harmonikëve nga niveli i zhurmës, ose duke kufizuar gjerësinë e brezit për analizë. Për shembull, nëse sistemi ynë ka një filtër me kalim të ulët, atëherë ne thjesht nuk jemi të interesuar për frekuencat e larta dhe harmonikat me frekuencë të lartë nuk i nënshtrohen kontabilitetit.

Raporti sinjal-zhurmë dhe shtrembërimi

Raporti sinjal-zhurmë dhe shtrembërimi (SiNAD) përshkruan më plotësisht karakteristikat e zhurmës së një ADC. SiNAD merr parasysh sasinë e zhurmës dhe të shtrembërimit harmonik në lidhje me sinjalin e dobishëm. SiNAD llogaritet duke përdorur formulën e mëposhtme:

Oriz. 16. Gama dinamike pa harmonikë

Specifikimi ADC, i dhënë në dokumentacionin teknik për mikroqarqet, ndihmon për të zgjedhur në mënyrë të arsyeshme një konvertues për një aplikim të caktuar. Si shembull, merrni parasysh specifikimin e ADC-së të integruar në mikrokontrolluesin e ri C8051F064 të prodhuar nga Silicon Laboratories.

Mikrokontrolluesi C8051F064

Kristali C8051F064 është një mikrokontrollues i përpunimit të sinjalit analog dhe dixhital 8-bit me shpejtësi të lartë me dy ADC të integruara të përafrimit të njëpasnjëshëm 16-bit. ADC-të e integruara mund të funksionojnë në modalitete me një tela dhe diferenciale me një performancë maksimale deri në 1M mostra/sek. Tabela tregon karakteristikat kryesore të ADC të mikrokontrolluesit C8051F064. Për të vlerësuar vetë aftësitë e përpunimit dixhital dhe analog të C8051F064, mund të përdorni kompletin e lirë të vlerësimit C8051F064EK (Figura 17). Kompleti përfshin një tabelë vlerësimi të bazuar në C8051F064, një kabllo USB, dokumentacion dhe softuer për testimin e karakteristikave dinamike dhe statike analoge të një ADC të integruar me precizion të lartë 16-bit.

Tabela. V DD = 3,0 V, AV+ = 3,0 V, AVDD = 3,0 V, V REF = 2,50 V (REFBE=0), -40 deri në +85°, përveç nëse shënohet ndryshe

Oriz. 17. Kompleti i vlerësimit C8051F064EK

Letërsia

1. http://www.wbc-europe.com/en/services/pim_application_guide.html
2. www.silabs.com

Wolfgang Reis (WBC GmbH)

Kur përdorni një kompjuter për të përpunuar informacione nga pajisje të ndryshme (objekte, procese), në të cilat informacioni përfaqësohet nga sinjale të vazhdueshme (analoge), kërkohet shndërrimi i një sinjali analog në një dixhital - në një numër proporcional me amplituda e këtij sinjal, dhe anasjelltas. Në përgjithësi, procedura e konvertimit nga analog në dixhital përbëhet nga tre faza)