Një seri specifike e mikroqarqeve karakterizohet nga përdorimi i një njësie elektronike tipike - një element logjik bazë. Ky element është baza për ndërtimin e një shumëllojshmërie të gjerë të pajisjeve elektronike dixhitale.
Më poshtë do të shqyrtojmë veçoritë e elementeve bazë logjike të logjikave të ndryshme.
Elementet logjike tranzistor-transistor
Një tipar karakteristik i TTL është përdorimi i transistorëve me shumë emetues. Këta transistorë janë projektuar në atë mënyrë që emetuesit individualë të mos ndërhyjnë me njëri-tjetrin. Çdo emetues ka kryqëzimin e vet pn. Në përafrimin e parë, një multi-emetues mund të modelohet nga një qark diodë (shih vijën me pika në Fig. 3.27).
Një diagram i thjeshtuar i një elementi TTL është paraqitur në Fig. 3.27. Kur zëvendësojmë mendërisht një transistor me shumë emetues me dioda, marrim një element të logjikës së diodës-transistorit "DHE-JO". Nga analiza e qarkut, mund të konkludohet se nëse një nivel i tensionit të ulët aplikohet në njërën nga hyrjet ose në të dy hyrjet, atëherë baza e tranzistorit T 2 do të jetë zero dhe do të ketë një nivel të lartë tensioni në kolektori i tranzistorit T 2. Nëse një nivel i lartë aplikohet në të dy hyrjet, atëherë një bazë e madhe do të rrjedhë përmes bazës së T 2 të tranzistorit dhe do të ketë një nivel të ulët në kolektorin e tranzitorit T 2, domethënë, ky element zbaton funksionin NAND:
u jashtë = u 1 u 2. Elementi bazë i TTL përmban një transistor me shumë emetues që kryen një veprim logjik AND dhe një inverter kompleks (Fig. 3.28). 
Nëse një nivel i tensionit të ulët aplikohet njëkohësisht në një ose të dy hyrjet, atëherë transistori me shumë emetues është në gjendje ngopjeje dhe T2 është i mbyllur, dhe për këtë arsye, transistori T4 është gjithashtu i mbyllur, dmth, dalja do të jetë e lartë. niveli. Nëse një nivel i tensionit të lartë vepron njëkohësisht në të dy hyrjet, atëherë T 2 hapet dhe hyn në modalitetin e ngopjes, gjë që çon në hapjen dhe ngopjen e tranzistorit T 4 dhe bllokimin e tranzitorit T 3, domethënë funksioni NAND është zbatuar.
Për të rritur shpejtësinë e elementeve TTL, përdoren transistorë me dioda Schottky (tranzistorë Schottky).
Elementi bazë logjik TTLSh (në shembullin e serisë K555)
Elementi NAND përdoret si elementi bazë i serisë K555 të mikroqarqeve. Në fig. 3.29, aështë paraqitur një diagram i këtij elementi, dhe përcaktimi grafik konvencional është paraqitur në Fig. 3.29, b. 
Kjo është e barabartë me çiftin e mësipërm të një transistori konvencional dhe një diodë Schottky. Transistor VT 4 është një transistor bipolar konvencional.
Nëse të dy tensionet e hyrjes u in1 dhe u in2 kanë një nivel të lartë, atëherë diodat VD 3 dhe VD 4 janë të mbyllura, transistorët VT 1, VT 5 janë të hapur dhe një tension i nivelit të ulët ndodh në dalje. Nëse të paktën një hyrje ka një nivel të ulët, atëherë transistorët VT 1 dhe VT 5 janë të mbyllur, dhe transistorët VT 3 dhe VT 4 janë të hapur, dhe ka një tension të nivelit të ulët në hyrje. Është e dobishme të theksohet se transistorët VT 3 dhe VT 4 formojnë të ashtuquajturin kompozit (qarku Darlington).
Patate të skuqura TTLSh
Çipat e serisë TTLSh K555 karakterizohen nga parametrat e mëposhtëm:
● furnizimi me energji elektrike +5 V;
● tension i prodhimit të nivelit të ulët - jo më shumë se 0,4 V;
● dalje e nivelit të lartë - jo më pak se 2,5 V;
● imuniteti ndaj zhurmës - jo më pak se 0,3 V;
● koha mesatare e vonesës së përhapjes së sinjalit - 20 ns;
● frekuenca maksimale e funksionimit është 25 MHz.
Çipat TTLS janë zakonisht të pajtueshëm në nivelet logjike, imunitetin ndaj zhurmës dhe furnizimin me energji me çipat TTL. Koha e vonesës së përhapjes së sinjalit të elementeve TTLSh është mesatarisht dy herë më pak në krahasim me elementë të ngjashëm TTL.
Karakteristikat e logjikave të tjera
Baza e elementit bazë logjik të ESL është ndërprerësi aktual. Qarku i ndërprerësit të rrymës (Fig. 3.30) është i ngjashëm me qarkun e një amplifikuesi diferencial. 
Është e nevojshme t'i kushtohet vëmendje faktit që mikroqarqet ECL mundësohen nga tension negativ (për shembull, -4,5 V për serinë K1500). Një tension negativ konstant referencë U op aplikohet në bazën e tranzistorit VT 2. Një ndryshim në hyrjen u in1 çon në një rishpërndarje të rrymës direkte i e0, e dhënë nga rezistenca R e midis transistorëve, e cila rezulton në një ndryshim në tensionet në kolektorët e tyre. Transistorët nuk hyjnë në modalitetin e ngopjes, dhe kjo është një nga arsyet për shpejtësinë e lartë të elementeve ECL.
Seritë e mikroqarqeve 100, 500 kanë parametrat e mëposhtëm:
● furnizimi me energji elektrike - 5,2 V;
● konsumi i energjisë - 100 mW;
● faktori i degëzimit në prizë - 15;
● Vonesa e përhapjes së sinjalit - 2,9 ns.
Në mikroqarqet n-MOS dhe p-MOS, çelësat përdoren, përkatësisht, në transistorët MOS me kanal n dhe një ngarkesë dinamike (të diskutuar më lart) dhe në transistorët MOS me kanal p.
Si shembull, merrni parasysh një element logjik n-MOS që zbaton funksionin OSE-NOT (Fig. 3.31). 
Ai përbëhet nga një tranzistor ngarkese T 3 dhe dy transistorë kontrolli T 1 dhe T 2. Nëse të dy transistorët T 1 dhe T 2 janë të mbyllur, atëherë prodhimi vendoset i lartë. Nëse një ose të dy tensionet u 1 dhe u 2 kanë një nivel të lartë, atëherë një ose të dy transistorët T 1 dhe T 2 hapen dhe një nivel i ulët vendoset në dalje, domethënë funksioni u out = u 1 + u 2 është zbatuar.
Për të përjashtuar konsumin e energjisë nga një element logjik në një gjendje statike, përdoren elementë logjikë plotësues MDP (logjika CMDP ose CMOS). Çipat CMOS përdorin çelësa plotësues MOSFET. Ato dallohen nga imuniteti i lartë i zhurmës. Logjika CMOS është shumë premtuese. Ndërprerësi plotësues i konsideruar më parë është në fakt një element NOT (inverter).
CMOS - element logjik
Konsideroni CMOS - një element logjik që zbaton funksionin OSE-NOT (Fig. 3.32). 
Nëse tensionet e hyrjes kanë nivele të ulëta (u 1 dhe u 2 janë më pak se tensioni i pragut të tranzitorit n-MOS U zi.pragu n), atëherë transistorët T 1 dhe T 2 janë të mbyllur, transistorët T 3 dhe T 4 janë të hapur dhe tensioni i daljes është i lartë ... Nëse një ose të dyja hyrjet u 1 dhe u 2 kanë një nivel të lartë, që tejkalon pragun U z. n, atëherë hapet njëri ose të dy transistorët T 1 dhe T 2, dhe vendoset një tension i ulët midis burimit dhe portës së njërit ose të dy transistorëve T 3 dhe T 4, gjë që çon në bllokimin e njërit ose të të dyve e transistorëve T 3 dhe T 4, dhe për këtë arsye, në dalje është vendosur ulët. Kështu, ky element zbaton funksionin u out = u 1 + u 2 dhe konsumon energji nga burimi i energjisë vetëm në periudha të shkurtra kohore kur ai ndërrohet.
Logjika e integruar e injektimit (IIL ose I 2 L) bazohet në përdorimin e transistorëve bipolarë dhe përdorimin e qarqeve origjinale dhe zgjidhjeve teknologjike. Karakterizohet nga një përdorim shumë ekonomik i zonës së kristalit gjysmëpërçues. Elementet I 2 L mund të zbatohen vetëm në dizajn të integruar dhe nuk kanë analoge në qark diskrete. 
Struktura e një elementi të tillë dhe qarku ekuivalent i tij janë paraqitur në Fig. 3.33, nga i cili mund të shihet se transistori T 1 (p-n-p) ndodhet horizontalisht, dhe multi-kolektori T 2 (n-p n) ndodhet vertikalisht. T 1 luan rolin e një injektori, duke siguruar vrima nga emetuesi i transistorit T 1 (kur një furnizim pozitiv i aplikohet atij përmes një rezistence kufizuese) në bazën e tranzitorit T 2. Nëse u 1 korrespondon me logjikën "0", atëherë injeksioni nuk rrjedh nëpër bazën e tranzistorit shumëkolektor T 2 dhe rrymat në qarqet kolektore të tranzitorit T 2 nuk rrjedhin, domethënë logjika "1" është vendosur në daljet e tranzistorit T 2. Në një tension u 1 që korrespondon me "1" logjik, injeksioni rrjedh nëpër bazën e tranzitorit T 2 dhe në daljet e tranzitorit T 2 - zero logjike.
Konsideroni zbatimin e elementit OSE-JO bazuar në elementin e paraqitur në Fig. 3.34 (për thjeshtësi, kolektorët e tjerë të transistorëve shumëkolektorë T 3 dhe T 4 nuk janë paraqitur në figurë). Kur një sinjal logjik "1" aplikohet në një ose të dy hyrjet, atëherë u out korrespondon me një zero logjike. Nëse të dy hyrjet kanë sinjale logjike "0", atëherë tensioni u jashtë korrespondon me një logjik. 
Logjika e bazuar në gjysmëpërçuesin nga arsenidi i galiumit GaAs karakterizohet nga shpejtësia më e lartë, e cila është pasojë e lëvizshmërisë së lartë të elektroneve (3 ... 6 herë më shumë në krahasim me silikonin). Mikroqarqet GaAs mund të funksionojnë në frekuenca të rendit 10 GHz ose më shumë.
Baza e elementeve CMOS është një inverter i ndërtuar mbi dy transistorë MOS plotësues (plotësues). n-MOS dhe fq-MOS) me një portë të izoluar dhe një kanal të induktuar. Një tipar i kësaj skeme ( oriz. 4.17) është se tensioni i hyrjes kontrollon jo vetëm çelësin, por edhe tranzistorin e ngarkesës.
Në oriz. 4.5.2. janë dhënë karakteristikat e kullimit të transistorëve të përdorur. Transistor me n-kanali ( VT n) fillon të përçojë rrymë nëse një tension pozitiv aplikohet në portën e tij, dhe një transistor me R-kanali ( VT p) - nëse në portën e tij aplikohet një tension negativ në lidhje me burimin.
Është e rëndësishme që të dy transistorët të kenë një thembër në karakteristikat e tyre të portës së kullimit. Kështu, nëse duam që qarku të funksionojë me një tension pozitiv të furnizimit (+ E P), atëherë si tranzistor kyç është i nevojshëm përdorimi VT n, dhe si ngarkesë - VT f.
Oriz. 4.17.1. Inverter CMOS
Oriz. 4.5.2. Karakteristikat e portës së kullimit të transistorëve CMOS
Inverter ( oriz. 4.17) është ndërtuar në mënyrë që burimi VT p është e lidhur me E n, dhe burimi VT n- me tokën. Portat VT n dhe VT p kombinohen dhe shërbejnë si hyrje në inverter, kullues VT n dhe VT p kombinohen gjithashtu dhe shërbejnë si dalje e inverterit. Me këtë përfshirje, formulat e mëposhtme për përcaktimin e tensionit të burimit të portës do të jenë të vlefshme VT n dhe VT p: U zip = U në, U zir = U në -E f
U zip- Tensioni i portës-burim n- transistor kanali ( VT n);
U zir- Tensioni i portës-burim R- transistor kanali ( VT f).
Kur shqyrtojmë funksionimin e inverterit, do të supozojmë se VT n dhe VT p kanë karakteristika identike dhe tensionin e pragut U Pp =½ U Pr½ = 1,5 V.
U pp- tensioni i pragut n-transistor kanali;
U Pr- tensioni i pragut fq-Tranzistor kanali.
Merrni parasysh funksionimin e një inverteri CMOS sipas HVV-së së tij ( oriz. 4.18-a), nga të cilat mund të dallohen katër seksione dhe varësi U ZI = f(U BX) (oriz. 4.18-b).
Seksioni 1: U 0 në £ U Пп... ku U zip = U in dhe VT n mbyllur, U zir = U në - E f< U Pr dhe VT f hapur.
Oriz. 4.18. Specifikimet e inverterit CMOS:
a) HVB, b) BURIMI U SHUTTER = f (U IN); c) I POTR = f (U BX)
VT n mbyllur), VT p është në ngopje të thellë, dhe dalja do të ketë një tension afër E P ( U 1 OUT » E P).
Seksioni II: U P> U IN> U Pp,
ku U P - tensioni i komutimit
dhe U OUT = 0,5 (U 1 - U 0). U SPTA = U IN> U Fq dhe VT n fillon të hapet, U ЗИР = U ВХ -Е П< U Пр dhe VT p është e hapur.
Në këtë faqe ½ U SPTA½ < ½ U ZIR½, pra VT p do të mbetet e ngopur dhe VT n- në modalitetin aktiv.
VT n.
Rryma që rrjedh në qark krijon një rënie të tensionit në kanal VT p, për shkak të kësaj, voltazhi i daljes fillon të ulet. Sidoqoftë, me një rritje të tensionit të hyrjes në këtë seksion, tensioni i daljes zvogëlohet pak, pasi VT p është ende i ngopur.
Pika U fq:U VX = U P = 0,5E P;
U SPTA = U IN = U P> U Pp, dhe VT n hapur; 0,5E P< U Пр dhe VT p është e hapur.
Në këtë pikë | U SPTA|=|U ZIR| prandaj edhe rezistencat e kanaleve të të dy transistorëve janë të barabarta. Kështu, dalja do të jetë një tension i barabartë me gjysmën e tensionit të furnizimit me energji ( U JASHTË=0,5E P). Kjo pikë korrespondon me seksionin vertikal të karakteristikës. Në këtë moment, qarku konsumon rrymë maksimale, pasi të dy transistorët janë të ndezur. Në ndryshimin më të vogël në tensionin e hyrjes, tensioni i daljes ndryshon në mënyrë dramatike.
Seksioni III: E P -½ U Pr½ > U IN> U P;U SPTA= U VH> U Pp dhe VT n hapur; U ЗИР = U ВХ -Е П< U Пр dhe VT P është e hapur, por me rritje U BX bëhet gjithnjë e më pak e hapur.
Në këtë faqe U SPTA>|U ZIR|, dhe prandaj VT nështë në ngopje, a VT p - në modalitetin aktiv.
Rryma e konsumuar nga qarku përcaktohet në këtë rast nga transistori VT fq.
Tensioni i daljes në këtë seksion është i barabartë me rënien e tensionit në kanal VT n... Sepse VT nështë në ngopje, atëherë kjo rënie është e vogël dhe me rritje U BX zvogëlohet gjithnjë e më shumë.
Seksioni IV: E p> U në> E p -½ U Pr½; U zip= U në> U Fq dhe V n hapur; U zir = U në -E n> U zip dhe VT p është e mbyllur.
Në këtë gjendje, qarku praktikisht nuk konsumon rrymë (pasi VT p është e mbyllur). VT nështë në ngopje të thellë, ndërsa dalja do të ketë një tension afër zeros ( Ju jashtë» 0).
Siç mund të shihet nga HVB ( oriz 4.5.1a), Elementet CMOS kanë imunitet të mirë ndaj zhurmës. Imuniteti ndaj zhurmës është i barabartë me zero dhe një. Kjo është për shkak se pika e kalimit ( U në = U P) shtrihet saktësisht në qendër të diapazonit të tensionit të hyrjes ( E P> U në> 0). Në E P= + 5V, vlera maksimale e ndërhyrjes mund të arrijë 1.5V. Me rritjen E P rritet imuniteti absolut ndaj zhurmës. Imuniteti i elementeve CMOS është afërsisht 30% e E P (U 0 në maksimum"0.3 E P, U 1 in.min"0.7 E P).
Meqenëse hyrja e inverterit CMOS është MOSFET me një portë të izoluar, impedanca e hyrjes është shumë e lartë (10 12 ¸ 10 13 Ohm). Prandaj, qarqe të tilla praktikisht nuk konsumojnë rrymë në hyrje.
Impedanca e daljes së qarqeve CMOS është e vogël si në gjendjen Log. 0 dhe në gjendjen Log. 1, pasi një nga transistorët VT n ose VT p do të jetë patjetër i hapur. Kështu, rezistenca e daljes përcaktohet nga rezistenca e kanalit të transistorit të hapur MOS dhe është 10 2 ¸10 3 Ohm.
Impedanca e lartë e hyrjes dhe impedanca e ulët e daljes rezultojnë në një raport të lartë të degëzimit statik në dalje. Faktori i degëzimit do të kufizohet nga lart vetëm nga kërkesat e shpejtësisë. Meqenëse çdo hyrje e qarkut ka një kapacitet të caktuar, atëherë me një rritje të faktorit të degëzimit, kapaciteti i ngarkesës do të rritet, i cili, nga ana tjetër, do të rrisë kohën e kalimit të elementit.
Kështu, ndërsa frekuenca e funksionimit zvogëlohet, raporti i degëzimit do të rritet. Në lidhje me sa më sipër, është e qartë se karakteristikat e hyrjes dhe të ngarkesës humbasin kuptimin e tyre. Karakteristika e ngarkesës është e rëndësishme vetëm kur ndërlidhen elementët CMOS me elementë të llojeve të tjera.
Impedanca e ulët e daljes së elementit në të dy gjendjet lejon që kapaciteti i ngarkesës të rimbushet shpejt. Kjo rezulton në vonesa të shpejta të ndezjes dhe fikjes. Në praktikë, kohët e vonesës janë 50 ¸ 200 ns.
Oriz. 4.5.1c shpjegon procesin e konsumit të rrymës nga qarku.
Në një pozicion statik, qarqet CMOS konsumojnë shumë pak rrymë (10 -6 -10 -7 A).
Në thelb, rryma konsumohet kur kaloni një qark, ndërsa U SPTA dhe ½ U ZIR½> U POR dhe të dy transistorët VT n dhe VT f hapur (seksionet II dhe III në CVB) Sidoqoftë, vlera e kësaj rryme është më e vogël se ajo e qarqeve TTL, pasi rezistenca e vëllimit të transistorëve të hapur MOS tejkalon rezistencat e transistorëve bipolarë të hapur. Për këtë arsye, nuk ka rezistencë të prerjes në qarqet CMOS.
Kur ndërroni qarkun, rryma konsumohet gjithashtu për të ngarkuar kapacitetin e ngarkesës. Madhësia e kësaj rryme mund të përkufizohet si I = CEf П ku f PËshtë frekuenca e kalimit të qarkut.
Përparësitë e qarqeve CMOS përfshijnë gjithashtu aftësinë për të funksionuar në tensione të ndryshme të furnizimit (3-15V). Me një rritje të tensionit të furnizimit, imuniteti absolut i zhurmës do të rritet, por konsumi aktual gjithashtu do të rritet (seksionet II dhe III në CVB do të bëhen më të gjera). Në tensionin e furnizimit + 5V, nivelet e sinjalit CMOS bëhen të pajtueshme me nivelet TTL. U 1 I/min për CMOS do të ishte më shumë E P - |U OL | për mbyllje të sigurt VT f... Për këtë qëllim, dalja TTL shpesh lidhet përmes një rezistence E P.
Puna e qarqeve CMOS në qarqet TTL kryhet, si rregull, përmes diagrameve të instalimeve elektrike.
Në oriz. 4.19 paraqitet diagrami i elementit bazë të tipit CMOS. Elementi zbaton funksionin 4I-NOT. Tranzistorët janë të pozicionuar në atë mënyrë që asnjë rrymë të mos rrjedhë në qark për çdo kombinim të sinjaleve hyrëse. Elementet e tipit OSE-JO janë ndërtuar në mënyrë të ngjashme. (fig.4.20).
Në qarqe të tilla, për shkak të lidhjes serike të transistorëve në një nga krahët, rezistenca e daljes rritet në një nga gjendjet. Prandaj, elementë të tillë kanë kohë të ndryshme të ndezjes dhe fikjes. Për elementin NAND, koha e ndezjes është më e gjatë se koha e fikjes, dhe për elementin NOR, anasjelltas.
Oriz. 4.19. Zbatimi i funksionit 4I-NOT në CMOS
Oriz. 4.20. Zbatimi i funksionit 4OR-NOT në CMOS
Për shkak të rezistencës së lartë të hyrjes, edhe një ngarkesë statike mund të krijojë një tension prishjeje. Për të mbrojtur kundër ngarkesave të tensionit të lartë të elektricitetit statik, ekziston një qark i veçantë mbrojtës në hyrjet e qarqeve CMOS (brenda mikroqarkut) (fig. 4.21).
Oriz. 4.21. Inverter CMOS me mbrojtje ESD Gate
Diodat VD1, VD2 dhe VD3 mbrojeni izolimin e portës nga prishja. Diodat VD4 dhe VD7 mbrojnë daljen e inverterit nga prishja ndërmjet R dhe n zonave. Diodat VD5 dhe VD6 i lidhur në seri midis shinave të fuqisë për të mbrojtur kundër ndryshimit aksidental të polaritetit të energjisë.
Përfaqësuesit tipikë të qarqeve CMOS janë elementë të serisë K564, të cilat karakterizohen nga parametrat e mëposhtëm:
E P= 3¸15V; U 0= 0,01 V (në E P= 5 V dhe Në=0); U 1= 4,99 V (në E P= 5 V dhe Në=0); Unë 0 in= 0,2 μA; Unë 1 in= 0,2 μA; Unë P= 0,17 mA (në E P= 10 V, F= 100 kHz dhe C n= 50 pF); t s= 80 ns; Unë 0 jashtë= 0,9 mA (në U 0 jashtë= 0,5 V dhe E P= 10 V); Unë 1 jashtë= 0,9 mA (në U 1 jashtë=E P-0,5V dhe E P= 10 V); C n = 200 pF; Me në= 12 pF.
Një eksperiment individual (UIRS) kërkon vëmendje të veçantë në përgatitje.
Tipari kryesor gjenerik i TTL është përdorimi i transistorëve bipolarë, dhe strukturat janë vetëm p-p-p. CMOS, siç nënkupton emri i tij, bazohet në transistorë me efekt në terren me një portë të izoluar të strukturës MOS, për më tepër, plotësuese, domethënë të dy polariteteve - me një kanal w- dhe c / ^ -. Qarku i elementeve bazë logjikë TTL dhe CMOS është paraqitur në Fig. 15.1. Në perëndim, ato quhen gjithashtu valvula - do të shohim se si mund të justifikohet ky emër në fund të kapitullit.
Ne kemi vizatuar tashmë transistorin me shumë emetues të hyrjes TTL në Kapitullin I - ai mund të ketë aq (në praktikë, deri në tetë) emetues sa të dëshironi, dhe elementi do të ketë një numër përkatës hyrjesh. Nëse ndonjë nga emetuesit e transistorit VT1 është i mbyllur në tokë, tranzistori do të hapet dhe tranzistori VT2 me ndarje fazore (ne jemi njohur me punën e tij në Fig. 6.8) do të mbyllet. Prandaj, transistori i daljes VT3 do të hapet, dhe VT4 do të mbyllet, dalja do të jetë një nivel i lartë logjik ose niveli i një njësie logjike. Nëse të gjithë emetuesit janë të lidhur me një potencial të lartë (ose thjesht "varen" në ajër), atëherë situata do të jetë e kundërta - VT2 do të hapet me rrymë përmes tranzicionit të kolektorit bazë VT1 (një ndezje e tillë e tranzitorit quhet "inversi" "), dhe dalja do të vendoset në zero për shkak të transistorit të hapur VT4. Një element i tillë TTL do të kryejë funksionin "AND-NOT" (zero logjike në dalje vetëm nëse të gjitha hyrjet janë një).
TTL
Faza e daljes së një elementi TTL është një lloj stadi plotësues ("shty-tërheq") i klasës B, i njohur për ne nga amplifikatorët analogë (shih Fig. 8.2). Sidoqoftë, riprodhimi i transistorëve pnp doli të ishte shumë i vështirë për teknologjinë TTL, prandaj një kaskadë e tillë quhet edhe pseudo-plotësuese - transistori i sipërm VT3 funksionon në mënyrën e një pasuesi emetuesi, dhe ai i poshtëm - në një qark. me një emetues të përbashkët.
Oriz. 15.1. Diagramet e elementeve bazë të TTL dhe CMOS
Nga rruga, vërejmë se për shkak të paarritshmërisë së tranzistorëve p-w-p, riprodhimi i qarkut "OR" për teknologjinë TTLg doli të ishte një arrë e fortë për t'u çarë, dhe qarku i tij ndryshon mjaft dukshëm nga ai i treguar në Fig. 15.1 të skemës bazë të elementit "NAND".
Shënime margjinale
Në agimin e teknologjisë së tranzistorit, u përdorën faza pseudo-plotësuese, si faza e daljes TTL - tmerr! - për të përmirësuar zërin. Ky ndërtim shkaktoi përpjekje të shumta për të përshtatur elementë logjikë, të cilët, në thelb, janë një përforcues me një fitim mjaft të madh (disa dhjetëra), për të përforcuar sinjalet analoge. Eshtë e panevojshme të thuhet, rezultatet ishin goxha të dobëta, edhe pse elementi CMOS ishte shumë më simetrik.
Siç mund ta shihni nga diagrami, elementi TTL është në thelb i pabalancuar si në hyrje ashtu edhe në dalje. Në hyrje, voltazhi logjik zero duhet të jetë mjaft afër "tokës", me një tension emetues prej rreth 1.5 V (me një furnizim standard TTL prej 5 V), transistori i hyrjes është tashmë i fikur. Për më tepër, kur furnizohet zero, është e nevojshme të sigurohet kullimi i një rryme mjaft domethënëse të emetuesit bazë - rreth 1.6 mA për një element standard, kjo është arsyeja pse për elementët TTL numri maksimal i elementëve të tjerë të tillë të lidhur njëkohësisht me daljen është gjithmonë përcaktuar (si standard - jo më shumë se një duzinë). Në të njëjtën kohë, një njësi logjike mund të hiqet fare në hyrje. Sidoqoftë, në praktikë, duhet të furnizohet - sipas rregullave, hyrjet TTL të papërdorura duhet të lidhen me furnizimin me energji elektrike përmes rezistorëve 1 kOhm.
Situata është edhe më e keqe në dalje: voltazhi i një zero logjike sigurohet nga një tranzistor i hapur dhe është me të vërtetë mjaft afër zeros - edhe me një ngarkesë në formën e një duzine hyrjesh të elementëve të tjerë të ngjashëm, nuk kalon 0.5 V, dhe në normat për një sinjal TTL, përcaktohet një vlerë jo më shumë se 0, 8 V. Por voltazhi i njësisë logjike është mjaft larg nga furnizimi me energji elektrike dhe është, kur fuqizohet nga 5 V, në rastin më të mirë ( pa ngarkesë) nga 3.5 në 4 V, në praktikë, normat përcaktojnë vlerën prej 2.4 V.
Të dhjetat e tilla balancuese të një volt (tensioni zero 0.8 V, tensioni i pragut të kalimit nga 1.2 në 2 V, tensioni i njësisë 2.4 V) çon në faktin se të gjitha mikroqarqet TTL mund të funksionojnë në një gamë mjaft të ngushtë të tensioneve të furnizimit - praktikisht nga 4.5 në 5.5. V, shumë madje nga 4,75 në 5,25 V, domethënë 5 V ± 5%. Tensioni maksimal i lejueshëm i furnizimit për seri të ndryshme TTL është nga 6 në 7 V, dhe kur tejkalohet, ato zakonisht digjen me një flakë të pastër. Një i ulët dhe asimetrik në lidhje me pragun e furnizimit me energji të funksionimit të elementit çon gjithashtu në imunitet të dobët ndaj zhurmës.
Pengesa më e madhe (dhe edhe më serioze se të tjerët) e TTL është konsumi i tij i lartë - deri në 2.5 mA për një element të tillë, kjo pa marrë parasysh rrymat rrjedhëse në hyrje dhe konsumin e ngarkesës në dalje. Pra, mund të pyesim veten vetëm pse mikroqarqet TTL që përmbajnë shumë elementë bazë, të tillë si numëratorët ose regjistrat, nuk kërkojnë një ngrohës ftohës. Kombinimi i imunitetit të ulët të zhurmës me konsum të lartë është një përzierje mjaft shpërthyese, dhe kur lidhni pllaka me mikroqarqe TTL, duhet të instaloni një kondensator shkëputës në çdo rast. Të gjitha sa më sipër në total do të kishin detyruar shumë kohë më parë të braktisnin teknologjinë TTL, por deri në ca kohë ata kishin një avantazh të padiskutueshëm: performancën e lartë, e cila për elementin bazë në formën e paraqitur në Fig. 15.1 mund të arrijë dhjetëra megahertz.
Në të ardhmen, zhvillimi i TTL shkoi përgjatë vijës së reduktimit të konsumit dhe përmirësimit të karakteristikave elektrike, kryesisht për shkak të përdorimit të të ashtuquajturave. Kryqëzimet Schottky, në të cilat rënia e tensionit mund të jetë 0,2-0,3 V në vend të 0,6-0,7 V të zakonshme (teknologjia TTLSh, e shënuar me shkronjën S në emrin e serisë, analogu i brendshëm është seritë 531 dhe 530). Teknologjia bazë, e cila formoi bazën e serisë 74 të përhapur në vitet 1960 dhe 1970, pa shkronja shtesë në përcaktim (analogët janë seritë e famshme shtëpiake 155 dhe 133), tani praktikisht nuk përdoret. Çipat TTL janë aktualisht të disponueshëm në seritë 74LSxx me fuqi të ulët (seri 555 dhe 533) ose seritë 74Fxx me shpejtësi të lartë (seri 1531). Për më tepër, konsumi i kësaj të fundit është praktikisht i barabartë me konsumin e serisë së vjetër bazë me një shpejtësi më të lartë (deri në 125 MHz), dhe për të parën është e kundërta - shpejtësia mbahet në nivelin bazë, por konsumi i energjisë reduktohet tre deri në katër herë.
CMOS
Elementet CMOS janë shumë më afër idesë se çfarë duhet të jetë një element logjik ideal. Për të filluar, siç mund ta shihni nga fig. 15.1, ato janë praktikisht simetrike si në hyrje ashtu edhe në dalje. Një transistor i hapur me efekt fushë në dalje (ose një /? -Type për një njësi logjike, ose një "-lloj për një zero logjike) është në fakt, siç e dimë.
thjesht rezistenca, e cila për elementët CMOS konvencionale mund të variojë nga 100 në 300 ohms (me CMOS "konvencionale" ose "klasike" nënkuptojmë këtu serinë 4000A ose 4000V, shiko më poshtë). Për simetri shtesë, dy inverterë zakonisht instalohen në seri në dalje, të ngjashme me atë të treguar në Fig. 15.1 në të djathtë (është për të ardhur keq, ndoshta, transistorë, nëse konsumi nuk rritet?). Prandaj, prodhimi nuk ndikohet nga fakti që ka dy transistorë të tillë në seri në krahun e poshtëm për qarkun "DHE-JO".
Për qarkun "OR", transistorë të tillë do të qëndrojnë në pjesën e sipërme të krahut - është plotësisht simetrik me qarkun "AND", i cili është gjithashtu një plus i teknologjisë CMOS në krahasim me TTL. Vini re gjithashtu se faza e daljes së inverterit nuk është ndërtuar sipas fazës "shtytje-tërheqje", domethënë, këta nuk janë ndjekës të tensionit të fluksit, por transistorë në një qark me burim të përbashkët, të lidhur me kullues, i cili ju lejon të merrni një fitim shtesë i tensionit.
Në praktikë, tiparet e ndërtimit të elementit çojnë në faktin se në mikroqarqet CMOS:
Në daljen e shkarkuar, voltazhi i njësisë logjike është praktikisht i barabartë me tensionin e furnizimit, dhe tensioni i zeros logjik është praktikisht i barabartë me potencialin "tokë";
Pragu i kalimit është afër gjysmës së tensionit të furnizimit;
Inputet praktikisht nuk konsumojnë rrymë, pasi ato janë porta të izoluara të transistorëve MOS;
Në modalitetin statik, i gjithë elementi gjithashtu nuk tërheq rrymë nga furnizimi me energji elektrike.
Nga pozicioni i fundit rezulton se një qark i çdo shkalle kompleksiteti, i ndërtuar me elementë CMOS, në gjendje "të ngrirë" dhe madje në frekuenca të ulëta operimi, që nuk i kalojnë një duzinë ose dy kilohertz, praktikisht nuk konsumon energji! Nga këtu është e qartë se si u bënë të mundura truke të tilla, si një orë dore që mund të funksionojë me një bateri të vogël për vite me rradhë, ose një modalitet gjumi i mikrokontrolluesve, në të cilin ata konsumojnë nga 1 deri në 50 μA për të gjithë dhjetëra mijëra përbërësit e tyre. elementet logjike.
Një pasojë tjetër e veçorive të mësipërme është imuniteti i jashtëzakonshëm i zhurmës, duke arritur gjysmën e tensionit të furnizimit. Por nuk janë të gjitha përfitimet. Mikroqarqet CMOS të serisë "klasike" mund të funksionojnë në intervalin e tensionit të furnizimit nga 2 në 18 V, dhe mikroqarqet moderne me shpejtësi të lartë - nga 2 në 7 V. E vetmja gjë që ndodh në këtë rast është kur
një rënie në furnizimin me energji elektrike mjaft të mprehtë - performanca bie dhe disa karakteristika të tjera përkeqësohen.
Për më tepër, transistorët e daljes CMOS, si çdo transistor tjetër me efekt në terren, kur mbingarkohen (për shembull, në modalitetin e qarkut të shkurtër) punojnë si burime të rrymës - në një tension furnizimi prej 15 V, kjo rrymë do të jetë rreth 30 mA, në 5 V. - rreth 5 mA. Për më tepër, kjo, në parim, mund të jetë një mënyrë afatgjatë e funksionimit të elementëve të tillë, e vetmja gjë që duhet të kontrollohet është nëse vlera e rrymës totale të lejueshme përmes daljes së energjisë, e cila zakonisht është rreth 50 mA, është nuk është tejkaluar. Kjo do të thotë, mund të jetë e nevojshme të kufizohet numri i daljeve të lidhura njëkohësisht me një ngarkesë me rezistencë të ulët. Natyrisht, në një mënyrë të tillë, nuk flitet më për nivele logjike, por vetëm për një rrymë hyrëse ose dalëse.
Dhe këtu kemi ardhur te disavantazhi kryesor i teknologjisë "klasike" CMOS - shpejtësia e ulët në krahasim me TTL. Kjo për faktin se porta e izoluar e transistorit MOS është një kondensator me një kapacitet mjaft të madh - në elementin bazë deri në 10-15 pF. Së bashku me rezistencën rezistente në dalje të qarkut të mëparshëm, një kondensator i tillë formon një filtër me kalim të ulët. Zakonisht, nuk merren parasysh vetëm vetitë e frekuencës, por koha e vonesës së përhapjes së sinjalit për një element logjik. Vonesa ndodh për shkak të faktit se pjesa e përparme e sinjalit nuk është rreptësisht vertikale, por e zhdrejtë, dhe voltazhi i daljes do të fillojë të rritet (ose ulet) vetëm kur tensioni i hyrjes ka arritur tashmë një vlerë të konsiderueshme (në mënyrë ideale, gjysma e tensionit të furnizimit) . Koha e vonesës mund të arrijë 200-250 NS në serinë e hershme CMOS (krahaso - në serinë bazë TTL vetëm 7.5 ns). Në praktikë, me një tension furnizimi prej 5 V, frekuenca maksimale e funksionimit të një CMOS "klasik" nuk kalon 1-3 MHz - përpiquni të ndërtoni një gjenerator me valë katrore në elementë logjikë sipas ndonjë prej qarqeve që do të diskutohen. në kapitullin 16, dhe do të shihni që tashmë në një frekuencë prej 1 MHz, forma valore do të jetë më shumë si një valë sinusale sesa një drejtkëndësh.
Një pasojë tjetër e pranisë së një kapaciteti të lartë të hyrjes është se gjatë ndërrimit, ndodh një impuls i rrymës së rimbushjes së këtij kapaciteti, domethënë, sa më e lartë të jetë frekuenca e funksionimit, aq më shumë konsumon mikroqarkullimi dhe besohet se në frekuencat maksimale të funksionimit konsumi i tij mund të krahasohet me konsumin e TTL (të paktën, seria TTL 74LS). Çështja rëndohet më tej nga fakti se për shkak të fronteve të zgjatura të pulsit, elementi është në gjendje aktive për një kohë mjaft të gjatë, kur të dy transistorët e daljes janë paksa të hapur (d.m.th., i ashtuquajturi efekti "përmes rrymës" ndodh).
E njëjta vonesë e skajeve në kombinim me një hyrje me rezistencë të lartë çon në një ulje të imunitetit të zhurmës gjatë ndërrimit - nëse një zhurmë me frekuencë të lartë "ulet" në skajin e sinjalit, kjo mund të çojë në ndërrim të shumëfishtë të daljes, siç ishte rasti me krahasuesin (shih Kapitullin 13). Për këtë arsye, specifikimet e mikroqarqeve shpesh tregojnë kohën maksimale të dëshiruar të rritjes së sinjalit të kontrollit.
Sidoqoftë, në CMOS moderne, ndryshe nga ato "klasike", shumica e disavantazheve që lidhen me shpejtësinë e ulët janë kapërcyer (megjithëse duke zvogëluar gamën e lejuar të furnizimit me energji elektrike). Më shumë detaje rreth serisë CMOS përshkruhen më poshtë, por tani për tani, disa fjalë më shumë rreth veçorive të këtyre mikroqarqeve.
Hyrjet e papërdorura të elementit CMOS duhet të lidhen diku - ose me tokën ose me furnizimin me energji elektrike (rezistorët nuk kërkohen, pasi hyrja nuk konsumon rrymë), ose të kombinohen me hyrjen ngjitur - përndryshe kapjet në një të tillë Hyrja me rezistencë të lartë do të ndërpresë plotësisht funksionimin e qarkut. Për më tepër, për të reduktuar konsumin, kjo duhet bërë edhe në lidhje me elementët e papërdorur në të njëjtën paketë (por jo për të gjitha produktet e papërdorura, sigurisht). Hyrja "e zhveshur" CMOS, për shkak të rezistencës së saj të lartë, mund të shkaktojë gjithashtu rritje të "vdekshmërisë" së çipave kur ekspozohen ndaj elektricitetit statik, por në praktikë, hyrjet janë gjithmonë të mbyllura me dioda, siç tregohet në Fig. 11.4. Rryma e lejuar përmes këtyre diodave është gjithashtu e specifikuar në specifikimet.
Inverterë Logic CMOS (CMDP).
Çipat në transistorët MOS plotësues (çipat CMOS) janë ndërtuar mbi bazën e transistorëve MOS me kanale n dhe p. I njëjti potencial i hyrjes ndez transistorin me kanal n dhe fiket transistorin me kanal p. Kur formohet një njësi logjike, transistori i sipërm është i hapur dhe ai i poshtëm është i mbyllur. Si rezultat, asnjë rrymë nuk rrjedh nëpër qarkun CMOS. Kur formohet një zero logjike, tranzistori i poshtëm është i hapur dhe ai i sipërm është i mbyllur. Dhe në këtë rast, rryma nga furnizimi me energji elektrike nuk rrjedh nëpër mikroqark. Elementi më i thjeshtë logjik është një inverter. një inverter i bërë në transistorë MOS plotësues është paraqitur në Figurën 1.
Figura 1. Diagrami skematik i një inverteri të bërë në transistorë MOS plotësues (inverter CMOS)
Si rezultat i kësaj veçorie të mikroqarqeve CMOS, ato kanë një avantazh ndaj llojeve të konsideruara më parë - ata konsumojnë rrymë në varësi të frekuencës së orës të aplikuar në hyrje. Një grafik i përafërt i varësisë së konsumit aktual të një mikroqarku CMOS, në varësi të frekuencës së ndërrimit të tij, është paraqitur në Figurën 2.
Figura 2. Varësia e konsumit aktual të një mikroqarku CMOS nga frekuenca
Elementet logjike CMOS (CMDP) "AND"
Skema e elementit logjik "DHE-JO" në çipat CMOS pothuajse përkon me qarkun e thjeshtuar DHE në çelësat e kontrolluar elektronikisht që kemi parë më herët. Dallimi është se ngarkesa nuk është e lidhur me telin e përbashkët të qarkut, por me burimin e energjisë. Diagrami skematik i elementit logjik "2I-NOT", i bërë në transistorë MOS plotësues (CMOS), është paraqitur në Figurën 3.
Figura 3. Diagrami skematik i elementit logjik "2I-NOT", i bërë në transistorë MOS plotësues (CMOS)
Në këtë qark, një qark i zakonshëm mund të përdoret në pjesën e sipërme të krahut, megjithatë, kur formohet një nivel i ulët sinjali, qarku do të konsumonte vazhdimisht rrymë. Në vend të kësaj, transistorët p-MOS përdoren si ngarkesë. Këta transistorë formojnë një ngarkesë rezistente. Nëse kërkohet të formohet një potencial i lartë në dalje, atëherë transistorët hapen, dhe nëse është i ulët, atëherë mbyllen.
Në diagramin e elementit logjik CMOS "AND" të paraqitur në figurën 2, rryma nga furnizimi me energji elektrike në daljen e mikroqarkut CMOS do të rrjedhë përmes njërit prej transistorëve nëse të paktën një nga hyrjet (ose të dyja njëkohësisht) ka një potencial i ulët (niveli logjik zero). Nëse në të dy hyrjet e elementit logjik CMOS "AND" ekziston një nivel i një njësie logjike, atëherë të dy transistorët p-MOS do të mbyllen dhe një potencial i ulët do të formohet në daljen e mikroqarkut CMOS. Në këtë qark, si dhe në qarkun e paraqitur në figurën 1, nëse transistorët e krahut të sipërm janë të hapur, atëherë transistorët e krahut të poshtëm do të mbyllen, prandaj, në një gjendje statike, rryma nuk do të konsumohet nga mikroqarku CMOS nga furnizimi me energji elektrike.
Paraqitja grafik konvencionale e elementit logjik CMOS "2I-NOT" është paraqitur në figurën 4, dhe tabela e së vërtetës është paraqitur në tabelën 1. Në tabelën 1, hyrjet janë përcaktuar si x 1 dhe x 2, dhe dalja është F.
Figura 4. Paraqitja kondicionale-grafike e elementit logjik "2I-NOT"
Tabela 1. Tabela e së vërtetës së një mikroqarku CMOS që kryen "2I-NOT"
| x1 | x2 | F |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Figura 5. Diagrami skematik i elementit logjik "OR-NOT", i bërë në transistorë MOS plotësues
Në portën logjike CMOS "2OR-NOT", transistorët p-MOS të lidhur në seri përdoren si ngarkesë. Në të, rryma nga burimi i energjisë në daljen e mikrocirkut CMOS do të rrjedhë vetëm nëse të gjithë transistorët në pjesën e sipërme të krahut janë të hapur, d.m.th. nëse të gjitha inputet kanë një potencial të ulët në të njëjtën kohë (). Nëse të paktën një nga hyrjet ka një nivel logjik-një, atëherë krahu i sipërm i fazës shtytje-tërheqëse, i montuar në transistorët CMOS, do të mbyllet dhe rryma nga furnizimi me energji elektrike nuk do të rrjedhë në daljen e mikroqarkut CMOS .
Tabela e së vërtetës së elementit logjik "2OR-NOT", e implementuar nga mikroqarku CMOS, është paraqitur në tabelën 2, dhe përcaktimi grafik konvencional i këtyre elementeve është paraqitur në figurën 6.
Figura 6. e elementit "2OR-JO".
Tabela 2. Tabela e së vërtetës së mikroqarkut MOS që kryen funksionin logjik "2OR-JO"
| x1 | x2 | F |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
Aktualisht, janë mikroqarqet CMOS që kanë marrë zhvillimin më të madh. Për më tepër, ka një tendencë të vazhdueshme drejt uljes së tensionit të furnizimit të këtyre mikroqarqeve. Seria e parë e mikroqarqeve CMOS, si K1561 (analog i huaj i C4000V) kishte një gamë mjaft të gjerë të ndryshimit të tensionit të furnizimit (3..18 V). Në të njëjtën kohë, me një ulje të tensionit të furnizimit për një mikroqark të veçantë, frekuenca maksimale e funksionimit të tij zvogëlohet. Më vonë, me përmirësimin e teknologjisë së prodhimit, u shfaqën mikroqarqe të përmirësuara CMOS me veti më të mira të frekuencës dhe tension më të ulët të furnizimit, për shembull, SN74HC.
Karakteristikat e përdorimit të mikroqarqeve CMOS
Tipari i parë dhe kryesor i mikroqarqeve CMOS është impedanca e lartë e hyrjes së këtyre mikroqarqeve. Si rezultat, çdo tension mund të induktohet në hyrjen e tij, duke përfshirë një të barabartë me gjysmën e tensionit të furnizimit, dhe mund të ruhet në të për një kohë të gjatë. Kur gjysma e furnizimit me energji aplikohet në hyrjen e elementit CMOS, hapen transistorët në të dy krahët e sipërm dhe të poshtëm të fazës së daljes, si rezultat, mikroqarku fillon të konsumojë një rrymë të papranueshme të madhe dhe mund të dështojë. konkluzioni: hyrjet e mikroqarqeve dixhitale CMOS nuk duhet të lihen kurrë të palidhura!
Tipari i dytë i çipave CMOS është se ato mund të funksionojnë kur rryma është e fikur. Sidoqoftë, ato shpesh funksionojnë gabimisht. Kjo veçori lidhet me projektimin e fazës hyrëse. Diagrami i plotë skematik i një inverteri CMOS është paraqitur në Figurën 7.
Figura 7. Diagrami i plotë skematik i një inverteri CMOS
Diodat VD1 dhe VD2 u prezantuan për të mbrojtur fazën e hyrjes nga prishja statike. Në të njëjtën kohë, kur një potencial i lartë aplikohet në hyrjen e mikroqarkut CMOS, ai do të kalojë përmes diodës VD1 në autobusin e fuqisë së mikroqarkut dhe meqenëse konsumon një rrymë mjaft të vogël, mikroqarku CMOS do të fillojë të funksionojë. Megjithatë, në disa raste, kjo rrymë mund të mos jetë e mjaftueshme për të fuqizuar mikroqarqet. Si rezultat, çipi CMOS mund të mos funksionojë siç duhet. konkluzioni: nëse mikroqarku CMOS nuk funksionon siç duhet, kontrolloni me kujdes furnizimin me energji të mikroqarkut, veçanërisht kunjat e rastit. Nëse terminali i furnizimit negativ është i lidhur dobët, potenciali i tij do të ndryshojë nga potenciali i telit të përbashkët të qarkut.
Karakteristika e katërt e mikroqarqeve CMOS është rrjedha e rrymës së impulsit nëpër qarkun e fuqisë kur kalon nga zero në një dhe anasjelltas. Si rezultat, kur kaloni nga mikroqarqet TTL në mikroqarqet analoge CMOS, niveli i zhurmës rritet ndjeshëm. Në disa raste, kjo është e rëndësishme dhe duhet të braktisni përdorimin e mikroqarqeve CMOS në favor të mikroqarqeve BICMOS.
Nivelet logjike CMOS
Nivelet logjike të mikroqarqeve CMOS ndryshojnë ndjeshëm nga. Në mungesë të rrymës së ngarkesës, voltazhi në daljen e mikrocirkut CMOS përkon me tensionin e furnizimit (niveli logjik i një) ose me potencialin e telit të përbashkët (niveli logjik zero). Me një rritje të rrymës së ngarkesës, voltazhi i njësisë logjike mund të ulet në 2.8V (U p = 15V) nga tensioni i furnizimit. Niveli i lejuar i tensionit në daljen e një mikroqarku dixhital CMOS (seri mikroqarqesh K561) me një furnizim me energji pesë volt tregohet në Figurën 8.
Figura 8. Nivelet e sinjaleve logjike në daljen e mikroqarqeve dixhitale CMOS
Siç u përmend më herët, voltazhi në hyrjen e një mikroqarku dixhital zakonisht lejohet brenda një diapazoni të gjerë në krahasim me daljen. Për mikroqarqet CMOS është rënë dakord për një aksion prej 30%. Kufijtë e niveleve logjike zero dhe një për mikroqarqet CMOS me një furnizim me energji pesë volt janë paraqitur në Figurën 9.
Figura 9. Nivelet e sinjaleve logjike në hyrje të mikroqarqeve dixhitale CMOS
Kur voltazhi i furnizimit zvogëlohet, kufijtë e zeros logjike dhe unitetit logjik mund të përcaktohen në të njëjtën mënyrë (ndani tensionin e furnizimit me 3).
Familjet CMOS
Mikroqarqet e para CMOS nuk kishin dioda mbrojtëse në hyrje, kështu që instalimi i tyre paraqiti vështirësi të konsiderueshme. Kjo është një familje e mikroqarqeve të serisë K172. Familja tjetër e përmirësuar e çipave CMOS, seria K176, mori këto dioda mbrojtëse. Ajo është mjaft e përhapur në kohën e tanishme. Seria K1561 kompleton zhvillimin e gjeneratës së parë të mikroqarqeve CMOS. Në këtë familje, u arrit një shpejtësi prej 90 ns dhe një gamë e tensionit të furnizimit prej 3 ... 15 V. Meqenëse pajisjet e huaja aktualisht janë të përhapura, unë do të jap një analog të huaj të këtyre mikroqarqeve CMOS - C4000V.
Një zhvillim i mëtejshëm i mikroqarqeve CMOS ishte seria SN74HC. Këto mikroqarqe nuk kanë homologë të brendshëm. Ata kanë një shpejtësi prej 27 ns dhe mund të funksionojnë në një gamë tensioni prej 2 ... 6 V. Ato përkojnë në seri pinout dhe funksionale me, por nuk janë në përputhje me to në nivele logjike, prandaj, mikroqarqet CMOS të serisë SN74HCT ( analoge shtëpiake - K1564) u zhvilluan njëkohësisht në përputhje me mikroqarqet TTL dhe nivelet logjike.
Në këtë kohë, u përshkrua një kalim në një furnizim me energji tre volt. Për të, mikroqarqet SN74ALVC CMOS u zhvilluan me një kohë vonesë sinjali prej 5,5 ns dhe një gamë furnizimi prej 1,65 ... 3,6 V. Të njëjtat mikroqarqe janë të afta të funksionojnë me një furnizim 2,5 volt. Në këtë rast, koha e vonesës së sinjalit rritet në 9 ns.
Familja më premtuese e mikroqarqeve CMOS aktualisht konsiderohet të jetë familja SN74AUC me një kohë vonese të sinjalit prej 1.9 ns dhe një gamë të furnizimit me energji elektrike prej 0.8 ... 2.7 V.
Portat logjike CMOS
Diagramet ekuivalente të qarkut të mësipërm mund të merren duke përdorur vetëm transistorë PMOS. Megjithatë, me interes më të madh është përdorimi i kombinuar i transistorëve PMOS dhe NMOS. Kjo teknologji është më e popullarizuara sot dhe quhet teknologji CMOS. Ofron performancë maksimale të qelizave me konsum të ulët të energjisë në krahasim me të gjitha teknologjitë e tjera.
Në qarqet NMOS, funksionet logjike u zbatuan nga një kombinim i lidhjeve të transistorit NMOS të kombinuara me një element kufizues të rrymës.
Sepse të gjithë elementët e ndërtuar në transistorët NMOS zbatojnë funksione negative (NUK, OSE-JO, DHE-NOT), atëherë ato mund të përfaqësohen në mënyrë konvencionale siç tregohet në diagramin bllok të Figurës 1.9.
Figura 1.9 - Struktura e qarkut NMOS
Në këtë rast, të gjitha qarqet e tranzistorit kombinohen në një bllok PDN (Rrjeti tërheqës) - një bllok logjik negativ. Për të zbatuar funksione të drejtpërdrejta logjike, është e nevojshme të lidhni dy elementë negativë, gjë që zvogëlon shpejtësinë e të gjithë elementit në tërësi. Koncepti i qarqeve CMOS bazohet në zbatimin e funksioneve të drejtpërdrejta (AND, OSE) në transistorët PMOS në atë mënyrë që blloqet e logjikës direkte (PUN - Rrjeti tërheqës) dhe blloqet e logjikës negative (PDN - Rrjeti tërheqës ) janë plotësues të njëri-tjetrit. Më pas qarku logjik që zbaton një element tipik logjik do të ketë formën e paraqitur në figurën 1.10.
Figura 1.10 - Struktura e qarkut CMOS
Për çdo kombinim të hyrjeve, PDN e vendos daljen V f në një nivel logjik-zero, ose PUN e vendos këtë dalje në një nivel të lartë logjik. PDN dhe PUN kanë një numër të barabartë transistorësh, të cilët vendosen në mënyrë që të dy njësitë të funksionojnë paralelisht. Aty ku PDN përfshin transistorë NMOS të lidhur në seri, PUN ndërtohet me transistorë PMOS të lidhur paralelisht dhe anasjelltas.
Shembulli më i thjeshtë i një qarku CMOS është një inverter, i paraqitur në Figurën 1.11.
Figura 1.11 - Implementimi i një inverteri CMOS
Kur V x = 0V, T2 është i fikur dhe T1 është i ndezur. Prandaj, V f = 5V, dhe meqenëse T2 është i fikur, asnjë rrymë nuk rrjedh nëpër transistorë. Kur V x = 5V, atëherë T2 është i hapur dhe T1 është i mbyllur. Kështu, V f = 0V, dhe ende nuk do të ketë rrymë në qark, sepse transistori T1 është i fikur. Kjo pronë është e vlefshme për të gjitha qarqet CMOS - portat logjike praktikisht nuk konsumojnë rrymë në një gjendje statike. Rryma në qarqe të tilla do të rrjedhë vetëm gjatë ndërrimit të elementeve (kjo është arsyeja pse, me një rritje të frekuencës së funksionimit të pajisjeve të ndërtuara duke përdorur këtë teknologji, rritet edhe konsumi i energjisë). Si rezultat, qarqet CMOS janë bërë teknologjia më e njohur për pajisjet logjike dixhitale.
Figura 1.12 është një diagram skematik i një porte NAND CMOS. Zbatimi i këtij elementi është i ngjashëm me qarkun NMOS të paraqitur në figurën 1.5, me përjashtim të faktit që rezistenca kufizuese e rrymës është zëvendësuar nga një bllok PUN prej dy transistorëve PMOS të lidhur paralelisht. Tabela e së vërtetës në figurë tregon gjendjen e secilit prej katër transistorëve për çdo kombinim logjik të hyrjeve x 1 dhe x 2. Është e lehtë të kontrollohet nëse ky qark zbaton funksionin logjik NAND. Në një gjendje statike, nuk ka rrugë që rryma të rrjedhë nga V DD në Gnd.
Figura 1.12 - CMOS-zbatimi i elementit logjik NAND
Qarku në figurën 1.12 mund të merret nga një shprehje logjike që përcakton një funksion logjik NAND,. Kjo shprehje përcakton kushtet në të cilat f= 1; pra, përcakton sjelljen e bllokut PUN. Meqenëse ky bllok përbëhet nga transistorë PMOS, të cilët hapen kur në hyrjet e tyre aplikohet një zero logjike, ndryshorja e hyrjes x i ndez transistorin nëse x i = 0. Sipas rregullit të de Morganit kemi:
Në këtë mënyrë f = 1 kur hyrja x 1 ose hyrja x 2 është zero logjike, që do të thotë se PUN duhet të ketë dy transistorë PMOS të lidhur paralelisht. Blloku PDN duhet të plotësojë funksionin f, i cili ka formën:
f = x 1 x 2
Funksioni f = 1 kur të dy hyrjet x 1 dhe x 2 janë 1, kështu që njësia PDN duhet të ketë dy transistorë NMOS në seri.
Qarku për zbatimin CMOS të elementit OSE-NOT mund të merret nga një shprehje logjike.
