Quando si utilizza un computer per elaborare informazioni da vari dispositivi (oggetti, processi), in cui le informazioni sono rappresentate da segnali continui (analogici), è necessario convertire il segnale analogico in digitale - in un numero proporzionale all'ampiezza di questo segnale, e viceversa. In generale, la procedura di conversione da analogico a digitale si compone di tre fasi:

discretizzazione;

quantizzazione del livello;

codifica.

Sotto campionamento comprendere la trasformazione di una funzione di tempo continuo in una funzione di tempo discreto, e il processo di campionamento stesso consiste nel sostituire una funzione continua con i suoi valori individuali a tempi fissi.

Il campionamento può essere uniforme e irregolare. Con il campionamento non uniforme, la durata degli intervalli tra i campioni è diversa. Il più comunemente usato è il campionamento uniforme, in cui la durata dell'intervallo tra i campioni è T D, è costante. Periodo di campionamento T D segnale continuo e T)(Fig. 1 a) è scelto in accordo con il teorema di Kotelnikov:

dove F in- la frequenza più alta nello spettro di frequenza del segnale e T)(fig. 1b)

Riso. 1. Processo di conversione da Al a digitale

Sotto quantizzazione comprendere la trasformazione di una certa quantità con una scala di valori continua in una quantità avente una scala di valori discreta.

Per questo, l'intera gamma di valori del segnale e T), chiamata la scala è divisa in parti uguali - quanti, h - passo di quantizzazione. Il processo di quantizzazione si riduce alla sostituzione di qualsiasi valore istantaneo con uno di un insieme finito di valori consentiti, chiamato livelli di quantizzazione.

Tipo di segnale e T) come risultato dell'esecuzione congiunta delle operazioni di campionamento e quantizzazione è mostrato in Fig. 1c). Valore del segnale campionato e T), situato tra due livelli di quantizzazione viene identificato con il livello di quantizzazione più vicino. Ciò porta a errori di quantizzazione, che sono sempre inferiori alla fase di quantizzazione (quantum), vale a dire, minore è la fase di quantizzazione, minore è l'errore di quantizzazione, ma più livelli di quantizzazione.

Il numero di livelli di quantizzazione in Fig. 1 c) è uguale a otto. Di solito ce ne sono molti di più. I livelli possono essere numerati ed espressi in binario. Per otto livelli sono sufficienti tre bit. Ciascun valore discreto del segnale è rappresentato in questo caso da un codice binario (Tabella 1) sotto forma di una sequenza di segnali a due livelli.

Tabella 6.1

La presenza o l'assenza di un impulso in un determinato punto viene interpretata da uno o zero nel bit corrispondente del numero binario. Forma digitale di rappresentazione del segnale e T) mostrato in fig. 1d). Gli impulsi di ordine superiore si trovano all'estrema destra.

Pertanto, come risultato del campionamento, della quantizzazione e della codifica del segnale analogico, otteniamo la sequenza n- combinazioni di codici bit che seguono con un periodo di campionamento Tl. Allo stesso tempo, l'esecuzione razionale delle operazioni di campionamento e quantizzazione porta a un significativo effetto economico sia riducendo il costo di archiviazione ed elaborazione delle informazioni ricevute, sia riducendo i tempi di elaborazione delle informazioni.

5. Sistemi di trasmissione digitale. Nozioni di base sulla costruzione di sistemi e reti di telecomunicazioni

5. Sistemi di trasmissione digitale

5.1. Segnali digitali: campionamento, quantizzazione, codifica

Attualmente, la forma digitale di trasmissione del segnale si sta sviluppando in tutto il mondo: telefonia digitale, televisione digitale via cavo, sistemi di commutazione e trasmissione digitali, reti di comunicazione digitale. La qualità della comunicazione digitale è molto superiore a quella analogica, poiché i segnali digitali sono molto più resistenti al rumore: non c'è accumulo di rumore, vengono elaborati facilmente, i segnali digitali possono essere "compressi", il che consente di organizzare più canali in uno banda di frequenza con elevata velocità di trasmissione e ottima qualità.

Segnale digitaleÈ una sequenza di impulsi. È generalmente accettato rappresentare la sequenza di impulsi come un'alternanza di due caratteri: 0 e 1. "Binary Digit" - "binary digit". Da qui deriva il concetto di bit, ovvero una posizione in un segnale digitale è 1 bit; può essere 0 o 1. Otto posizioni nel segnale digitale sono definite dal concetto byte .

Quando si trasmettono segnali digitali, viene introdotto il concetto di velocità di trasmissione: questo è il numero di bit trasmessi per unità di tempo (al secondo).

Per trasmettere messaggi continui con metodi digitali, è necessario convertire questi messaggi in messaggi discreti, cosa che avviene campionando segnali continui nel tempo e quantizzandoli per livello, e convertendo i campioni quantizzati in un segnale digitale.

Campionamento del segnale consiste nel sostituire un messaggio continuo u a (t) con una sequenza dei suoi campioni, cioè una sequenza di impulsi modulati in ampiezza (vedi Figura 5.1, a). La frequenza di campionamento F d è selezionata dalla condizione (4.4.1). Il segnale analogico AIM ottenuto u AIM (iT d), dove i = 1, 2, 3 ..., mostrato in Figura 5.1, a, subisce quindi un'operazione di quantizzazione, che consiste nel sostituire i campioni dei valori istantanei di il segnale u AIM (iT d) con valori discreti u 0, u 1, u 2… u 7 livelli consentiti u sq (iT d). Nel processo di quantizzazione, i valori istantanei del segnale AIM dei livelli u AIM (iT d) vengono sostituiti dai livelli di segnale consentiti più vicini u kv (iT d) (vedi Figura 5.1, a).

Figura 5.1. Principio PCM: a - discretizzazione; b - errore di quantizzazione; c - segnale digitale da PCM

Tale trasformazione dei segnali primari può essere chiamata modulazione di ampiezza dell'impulso quantizzata (KAIM)... Una caratteristica di tale segnale è che tutti i suoi livelli possono essere numerati e quindi ridurre la trasmissione del segnale KAIM alla trasmissione di sequenze di numeri di livello che questo segnale riceve a volte i ∙ t d.

La distanza tra i livelli di quantizzazione consentiti più vicini (u 0 ... u 7 in Figura 5.1, a) è chiamata passo di quantizzazione... Una scala di quantizzazione si dice uniforme se tutti i passi di quantizzazione sono uguali tra loro ∆ j = ∆ 0.

Se al momento del prelievo dell'i-esimo campione il valore istantaneo del messaggio continuo da u a (t i) soddisfa la condizione

u j - ∆ j / 2 ≤ u MIRA (iT d) ≤ u j + ∆ j / 2, (5.1)

quindi all'impulso quantizzato u kv (iT d) viene assegnata l'ampiezza del livello di quantizzazione u j consentito (vedi Figura 5.1, a). In questo caso si verifica un errore di quantizzazione δ kV, che rappresenta la differenza tra il valore quantizzato trasmesso u kv (iT d) e il valore vero del segnale continuo in un dato momento u AIM (iT d) (vedi Figura 5.1, b) :

δ sq (iT d) = u sq (iT d) - u SCOPO (iT d). (5.2)

Come risulta dalle Figure 5.1, b e (5.1), l'errore di quantizzazione rientra nei limiti

–∆ 0/2 ≤ δ kv ≤ ∆ 0/2. (5.3)

La caratteristica di ampiezza di un dispositivo di quantizzazione con una scala di quantizzazione uniforme è mostrata nella Figura 5.2, a. Ha una forma a gradini e quando il messaggio continuo da u a (t) e il corrispondente segnale AIM u AIM (iT d) cambiano entro un passo, il segnale di uscita rimane costante e quando viene raggiunto il limite di questo passo, cambia bruscamente dalla dimensione del passo di quantizzazione. In questo caso, l'errore di quantizzazione dipende da u a (t) e ha la forma mostrata in Figura 5.2, b.

Figura 5.2. Caratteristica di ampiezza del quantizzatore (a) e dipendenza dell'errore di quantizzazione dall'ampiezza dell'impulso (b)

Come risulta dalla Figura 5.2, b, a causa della non linearità della caratteristica di ampiezza del quantizzatore, l'errore di quantizzazione δ kV è una funzione con un gran numero di salti acuti, la cui velocità di ripetizione è significativamente maggiore della frequenza dell'originale messaggio da u a (t), cioè durante la quantizzazione lo spettro del segnale si espande... In questo caso le bande laterali adiacenti si sovrapporranno e le componenti dello spettro di distorsione di quantizzazione rientreranno nella banda passante del filtro passa basso all'uscita del canale, la cui distribuzione nella banda del filtro passa basso è considerata uniforme. Poiché quasi tutti i valori discreti di un messaggio continuo sono all'interno della zona di quantizzazione da –u ogr a + u ogr, quindi con una scala di quantizzazione uniforme ∆ j = ∆ 0 e quindi:

кв = (1/12) ∆ 2 0. (5.4)

Si può vedere dall'espressione (5.4) che con una scala di quantizzazione uniforme, la potenza del rumore di quantizzazione non dipende dal livello del segnale quantizzato ed è determinata solo dal passo di quantizzazione ∆ 0.

Consideriamo ora la codifica e la decodifica dei segnali. Il prossimo passo nella conversione del segnale è digitalizzare il segnale PAM quantizzato. Questa operazione è chiamata codifica PIM. Un codice è una legge che stabilisce una corrispondenza tra l'ampiezza quantizzata e la struttura del gruppo di codici.

Distinguere tra codici uniformi e irregolari. Se tutti i gruppi di codici sono costituiti da un numero uguale di caratteri, il codice viene chiamato uniforme. Se i gruppi di codici sono costituiti da un numero diverso di simboli, il codice viene chiamato non uniforme. I sistemi di trasmissione PCM utilizzano tipicamente un codice binario uniforme.

Per determinare la struttura della codeword binaria all'uscita dell'encoder nel caso più semplice, è necessario scrivere l'ampiezza dei campioni AIM in codice binario, espressa in passi di quantizzazione

dove a i = (0,1) è lo stato della corrispondente scarica della combinazione; 2 i - peso del bit corrispondente in passi di quantizzazione.

Se nel sistema decimale il "peso" di ciascuna posizione del numero è in una certa misura uguale al numero dieci, nel sistema binario, invece del numero dieci, viene utilizzato il numero due. I "pesi" delle prime tredici posizioni di un numero binario hanno i seguenti significati:

Tabella - 5.1

Secondo il principio di funzionamento, gli encoder sono suddivisi in encoder di tipo conteggio, encoder a matrice, encoder di ponderazione e altri. Gli encoder più comunemente utilizzati del tipo a pesatura, il più semplice dei quali è l'encoder a pesatura bit per bit (Figura 5.3), che implementa la funzione (5.5) con la formazione di un codice binario naturale. Il principio di funzionamento di tale encoder è quello di bilanciare le letture codificate dall'AIM con la somma delle tensioni di riferimento. Il circuito dell'encoder lineare per la pesatura bit a bit contiene otto celle (per m = 8), provvedendo alla formazione del valore del coefficiente a i del corrispondente bit (5.5). Ogni cella (ad eccezione dell'ultima, corrispondente al bit in peso meno significativo) comprende un circuito di confronto CC e un circuito di sottrazione CB.

Il circuito di confronto confronta l'ampiezza del segnale AIM in ingresso con segnali di riferimento, le cui ampiezze sono uguali ai pesi delle cifre corrispondenti

U et8 = 2 7 = 128∆; U et7 = 2 6 = 64∆; … U et1 = 2 0 = 1∆.

Se all'ingresso di SS i l'ampiezza del segnale AIM in ingresso è uguale o superiore a U eti, viene formato "1" all'uscita del circuito di confronto e U eti viene sottratto dal segnale di ingresso in CB i, dopo quale entra nell'input della cella successiva. Se l'ampiezza del segnale AIM all'ingresso di SS i è inferiore a U eti, allora all'uscita di CC i si forma "0" e il segnale AIM passa attraverso CB i invariato. Dopo la fine del processo di codifica del campione corrente, si ottiene un codice parallelo a otto bit all'uscita dell'encoder, l'encoder viene impostato al suo stato iniziale e inizia la codifica del campione successivo.

Figura 5.3. Encoder lineare ad azione bit per bit

Se, ad esempio, all'ingresso dell'encoder arriva un campione AIM con ampiezza U AIM = 185∆, allora SS 8 forma P 8 = 1 e arriva un segnale con ampiezza U AIM = 185∆ - 128∆ = 57∆ all'ingresso della settima cella. All'uscita di CC 7 si forma P 7 = 0 e all'ingresso della sesta cella dell'encoder verrà ricevuto un segnale di uguale ampiezza U AIM = 57∆. All'uscita di CC 6 si formerà P 6 = 1 e all'ingresso della cella successiva verrà ricevuto un segnale di ampiezza U AIM = 57∆ - 32∆ = 25∆ e così via. Di conseguenza, verrà generata la combinazione di codici 10111001.

Nel processo di decodifica del segnale, le combinazioni di codici m-bit vengono convertite in campioni AIM dell'ampiezza corrispondente. Il segnale all'uscita del decodificatore è ottenuto come risultato della somma dei segnali di riferimento U di questi bit della combinazione di codice, i cui valori sono uguali a 1 (Figura 5.4). Quindi, se la combinazione di codice 10111001 è arrivata all'ingresso del decoder, l'ampiezza della lettura AIM alla sua uscita sarà uguale a U AIM = 128∆ + 32∆ + 16∆ + 8∆ + 1∆ = 185∆.

In un decodificatore lineare (Figura 5.4), sotto l'influenza dei segnali di controllo dall'apparecchiatura del generatore, la successiva combinazione di codice a otto bit viene scritta nel registro a scorrimento. Al momento dell'arrivo dell'impulso di lettura, sono chiusi solo quei tasti Kl 1 ... Kl 8, che corrispondono alle cifre aventi i valori "1". Di conseguenza, nel sommatore vengono combinate le corrispondenti tensioni di riferimento e alla sua uscita si ottiene la corrispondente ampiezza della lettura AIM.

Figura 5.4. Decodificatore lineare di tipo a pesatura

Il circuito dell'encoder considerato (Figura 5.3) della ponderazione dei bit contiene un gran numero di circuiti di confronto, che sono dispositivi relativamente complessi. In pratica, più spesso viene utilizzato un codificatore di tipo ponderale con un circuito di confronto e un anello di retroazione contenente un decodificatore. Come segue dall'espressione (5.4), la potenza del rumore di quantizzazione per la codifica lineare sarà uguale a diverse ampiezze dei segnali quantizzati. Per i segnali sinusoidali, il rapporto segnale-rumore di quantizzazione è calcolato dalla formula:

, (5.6)

dove U m è l'ampiezza del segnale quantizzato.

Si può vedere dalla formula che per segnali di ingresso deboli questo rapporto è molto peggiore che per segnali di grande ampiezza. Per eliminare questo inconveniente è stato proposto di utilizzare una quantizzazione non uniforme, cioè di variare il passo di quantizzazione in proporzione alla variazione dell'ampiezza del segnale di ingresso.

Per la codifica con una scala di quantizzazione non uniforme, è possibile utilizzare quanto segue:

• codifica diretta non lineare, in cui l'encoder combina le funzioni di conversione analogico-digitale (ADC) e compressore;
• companding analogico, in cui il segnale viene compresso prima del codificatore di linea e il segnale viene espanso dopo il decodificatore di linea;
• conversione basata su codifica lineare, in cui il segnale viene codificato in un encoder lineare con un numero elevato di bit, seguito da companding digitale.

Un passo di quantizzazione variabile può essere ottenuto utilizzando un dispositivo con una caratteristica di ampiezza non lineare (Figura 5.5) (chiamato compressore perché comprime la gamma dinamica del segnale di ingresso) e un quantizzatore uniforme (vedi Figura 5.2). Sul lato ricevente, la gamma dinamica è ampliata da un espansore avente caratteristica opposta al compressore, che garantisce la linearità del sistema di trasmissione. L'insieme delle operazioni di compressione della gamma dinamica di un compressore ed espansione con un espansore è chiamato compading del segnale.

Attualmente, nei sistemi VRM con PCM viene utilizzata la caratteristica di compadding di tipo A (Figura 5.5).

In questa figura, la caratteristica di compressione segmentata di tipo A per i segnali positivi (per i segnali negativi, la caratteristica è simile). Il numero totale di segmenti della caratteristica Nc = 16, tuttavia, i quattro segmenti centrali (due ciascuno nelle regioni positiva e negativa) hanno lo stesso passo di quantizzazione e formano effettivamente un segmento, per cui il numero di segmenti è uguale a Nc = 13. Pertanto, questa caratteristica è chiamata tipo A = 87,16 / 13. Nel segmento centrale (N c = 1 o 2) il valore di ∆ 0 è minimo (cioè uguale a ∆ 0) e corrisponde a una scala uniforme di dodici cifre (m = 12), e in ogni segmento successivo a i bordi della caratteristica, il passo di quantizzazione è raddoppiato.

La rappresentazione del segnale PCM mediante combinazioni di codici a otto bit utilizza il formato "segno - valore assoluto", dove un bit rappresenta la polarità del segnale PAM e il resto ne definisce il valore assoluto. Sette cifre, che rappresentano il valore assoluto, sono suddivise nell'identificatore del numero di segmento C di tre cifre e nel determinante del passo di quantizzazione K di quattro cifre (Figura 5.6).

Figura 5.6. Formato combinato PCM a 8 bit

Per implementare un tale encoder, è necessario impostare i valori delle tensioni di riferimento per il limite inferiore di ciascun segmento e per la codifica all'interno del segmento (Tabella 5.2).

Gli schemi e il principio di funzionamento dei codec di tipo a ponderazione non lineare sono sostanzialmente gli stessi di quelli dei codec lineari. La differenza sta nella sequenza di accensione delle tensioni di riferimento nel processo di codifica del segnale originale.

Tabella 5.2. Tensioni di riferimento per un codec non lineare

Numero segmento N s	Riferimento di tensione del limite inferiore del segmento	Tensioni di riferimento per la codifica all'interno di un segmento

Pertanto, il passo di quantizzazione massimo (nel settimo segmento) è 64 volte maggiore del passo di quantizzazione minimo e il rapporto segnale-rumore di quantizzazione (per il valore massimo del segnale sinusoidale) può essere determinato dall'espressione (5.6) e sarà: per il secondo segmento

R s - R sh q = 7,78 + 20 log (A / ∆) = 7,78 + 20 log (32∆ 0 / ∆ 0) = 37,88 dB;

Per il settimo segmento

R s - R sh q = 7,78 + 20 log (2048∆ 0 / 64∆ 0) = 37,88 dB.

La dipendenza del rapporto segnale-rumore della quantizzazione dal livello del segnale di ingresso durante la comparazione secondo la legge A = 87,6 / 13 è mostrata nella Figura 5.7. Per i segnali all'interno dello zero e del primo segmento, la quantizzazione uniforme viene eseguita con un passo 0, quindi P s - P sh kv aumenta all'aumentare di p s. Quando si passa al secondo segmento, la fase di quantizzazione viene raddoppiata, per cui P c - P w q diminuisce bruscamente di 6 dB, e quindi all'interno di questo segmento aumenta con l'aumentare di p c, poiché la quantizzazione uniforme viene eseguita all'interno del segmento. Dopo che il segnale è entrato nell'area riservata, il rapporto segnale-rumore diminuisce drasticamente a causa del sovraccarico dell'encoder.

Figura 5.7. Dipendenza P s / R w q = f (ps s)

La Figura 5.8 mostra un diagramma semplificato di un codificatore di ponderazione non lineare che implementa la codifica diretta del segnale PIM.

La codifica viene eseguita in otto intervalli di clock, in ciascuno dei quali viene formato uno dei simboli della combinazione di codici (Figura 5.6). Nella prima fase viene determinato il segno del campione ricevuto all'ingresso dell'encoder. Se il conteggio è positivo, nel bit di segno viene formato "1" e un generatore di tensione di riferimento positivo FE 1 è collegato al circuito di commutazione e sommatoria degli standard ATPE, altrimenti viene formato "0" e FE 2 è collegato a il circuito. Quindi il codice del numero del segmento viene formato dividendo il loro numero a metà (Figura 5.9).

Nel secondo ciclo, il circuito logico di controllo dell'OLC e del FECS forniscono all'ingresso del circuito di confronto il segnale di riferimento U et = 128 ∆ 0 corrispondente al limite inferiore del quarto segmento (medio). Se l'ampiezza della lettura U АИМ ≥ U et = 128 ∆ 0, viene presa la decisione che l'ampiezza della lettura cadrà in uno dei quattro segmenti sovrapposti e si forma il simbolo successivo X = 1, che viene alimentato l'anello di retroazione all'ingresso dell'OLC. In caso contrario, si decide che l'ampiezza di lettura cade in uno dei segmenti sottostanti e si forma X = 0.

Nella terza misura, in funzione del valore del carattere precedente X, viene specificato il numero del segmento, in cui cade l'ampiezza del campione codificato. Se X = 1, allora ULS e ATPE applicano all'ingresso SS la tensione di riferimento U et = 512 ∆ 0 corrispondente al limite inferiore del sesto segmento. In questo caso, se U AIM ≥ U et = 512 ∆ 0, allora si decide che il conteggio cade in uno dei due segmenti sovrapposti e si forma il simbolo successivo Y = 1. Altrimenti, se U AIM ≤ U fl = 512 ∆ 0, la decisione che il conteggio cade nei due segmenti inferiori e forma Y = 0.

Se X = 0, l'ULC con l'aiuto del PPSE fornisce l'alimentazione della tensione di riferimento U et = 32 ∆ 0 all'ingresso SS, corrispondente al limite inferiore del secondo segmento. Se U AIM ≥ U fl = 32 ∆ 0, allora si decide che il conteggio cade nel secondo e nel terzo segmento e si forma Y = 1. Se U AIM ≤ U fl = 32 ∆ 0, allora si decide che il conteggio cade nei due segmenti inferiori e forma Y = 0.

Nella quarta misura, viene formato il simbolo Z nello stesso modo e infine viene formato il codice del numero del segmento. Di conseguenza, dopo quattro cicli di codifica, vengono formati quattro simboli della combinazione di codice a otto bit PXYZ (Figura 5.6) e una delle otto tensioni di riferimento è collegata alla SS, corrispondente al limite inferiore del segmento in cui il campione codificato si trova.

Nelle restanti quattro misure vengono formati sequenzialmente i simboli ABCD della combinazione di codice, i cui valori dipendono dal numero del passo di quantizzazione all'interno del segmento, corrispondente all'ampiezza del campione codificato. Poiché la quantizzazione uniforme viene eseguita all'interno di qualsiasi segmento, il processo di codifica viene implementato, come nei codificatori di tipo a pesatura lineare, accendendo in sequenza le tensioni di riferimento corrispondenti a tale segmento (Tabella 5.2).

Esercitazione pratica sull'utilizzo di un encoder non lineare per la comparazione secondo la legge A = 87,6 / 13:

Ad esempio, se all'ingresso dell'encoder arriva un campione positivo con un'ampiezza U АИМ = 889 ∆ 0, allora dopo i primi quattro cicli di clock si formeranno i simboli PXYZ = 1110 e la tensione di riferimento U et = 512 ∆ 0 sarà essere collegato alla SS, corrispondente al limite inferiore del sesto segmento, poiché il segnale codificato è in questo segmento. Nel quinto ciclo di clock, a questo segnale di riferimento viene aggiunta la massima tensione di riferimento U et = 256 ∆ 0, corrispondente al simbolo A nel determinante del passo di quantizzazione K (figura 5.6) del sesto segmento (tabella 5.2). Poiché U AIM> U et = (512 +256) ∆ 0, allora si forma il simbolo A = 1 e questa tensione di riferimento rimane accesa. Nel sesto ciclo si collega la tensione di riferimento in corrispondenza del simbolo B nel determinante del passo di quantizzazione U et = 128 ∆ 0 e poiché U AIM > U et = (512 +256 + 128) ∆ 0, allora il simbolo B = 1 si forma all'uscita SS e questo è il riferimento su cui la tensione rimane. Nel settimo ciclo si collega la tensione di riferimento in corrispondenza del simbolo C nel determinante del passo di quantizzazione U et = 64 ∆ 0 e poiché U AIM< U эт = (512 +256 + 128 + 64) ∆ 0 , то на выходе СС формируется символ С = 0. В восьмом такте вместо U эт = 64 ∆ 0 подключается эталонное напряжение соответствующее символу D в определителе шага квантования U эт = 32 ∆ 0 и так как U АИМ < U эт = (512 +256 + 128 + 32) ∆ 0 , то на выходе СС формируется символ D = 0 и это эталонное напряжение отключается и на этом процесс кодирования очередного отсчёта заканчивается. При этом на выходе кодера сформирована кодовая комбинация PXYZABCD = 11101100, соответствующая амплитуде уравновешивающего АИМ сигнала на входе СС U АИМ = 896 ∆ 0 . Разница между входным и уравновешивающим АИМ сигналами на входах СС представляет ошибку квантования δ кв = U АИМ – U АИМ = 7∆ 0 .

5.2. Gerarchie digitali

Quando si sceglie una gerarchia DSP, dovrebbero essere presi in considerazione i seguenti requisiti: dovrebbero essere selezionati bit rate standardizzati dei flussi digitali tenendo conto della possibilità di utilizzare sistemi di trasmissione digitali e analogici e delle caratteristiche elettriche delle linee di comunicazione esistenti e future; fornendo la possibilità di combinazione, separazione e transito sia sincrona che asincrona di flussi e segnali digitali in forma digitale. Inoltre, un DSP di ordine superiore deve soddisfare il requisito che la velocità di trasmissione nel segnale digitale in banda base sia indipendente dai tipi di informazioni trasmesse e dal metodo per generare questo segnale.

Questi requisiti sono soddisfatti dalla gerarchia europea dei DSP, che si basa sul DSP primario PCM-30 con una velocità di trasmissione di un segnale digitale di gruppo di 2048 kbit/s (F t = 2048 kHz) (Figura 5.10).

Figura 5.10. Gerarchia europea dei sistemi di trasmissione digitale

L'aumento relativo della velocità di trasmissione in ogni livello successivo della gerarchia rispetto al precedente è associato alla necessità di aumentare la quantità di informazioni di servizio all'aumentare del numero di canali.

Gerarchia DSP con PCM. Uno schema a blocchi semplificato dell'apparecchiatura PCM VRM è mostrato in Figura 5.11, dove, per semplicità, è mostrata la singola apparecchiatura di un canale.

Figura 5.11. Schema a blocchi semplificato dell'attrezzatura per la combinazione (AO) e la separazione (AR) con un VRM con PCM

Il messaggio telefonico da u a (t) attraverso un filtro passa basso (LPF) del sistema differenziale (DS), che limita lo spettro del segnale con una frequenza di 3,4 kHz, viene inviato all'ingresso del modulatore AIM (M AIM). Nel modulatore, il segnale continuo viene campionato, cioè si trasforma in una sequenza di impulsi modulati in ampiezza, che hanno una frequenza di F d = 8 kHz.

I segnali dall'AIM di tutti i canali sono combinati in un segnale AIM di gruppo (vedi Figura 5.1, c), che viene inviato al compressore (Km). Dopo la compressione, il segnale PIM di gruppo viene quantizzato e codificato nell'encoder (CD). Dall'uscita CD, un segnale digitale a due livelli viene inviato al combinatore (UO), dove vengono ricevuti gli impulsi dal trasmettitore VCS (P) e dal trasmettitore del segnale di sincronizzazione ciclica (PCS). Pertanto, nell'UE viene formato un segnale digitale di gruppo, la cui struttura del ciclo è mostrata in Figura 5.12.

Figura 5.12. La struttura del ciclo del segnale di gruppo VDK con PCM

I parametri di un segnale digitale binario non concordano bene con i parametri delle linee di trasmissione reali, che non passano le componenti a bassa frequenza dello spettro di tale segnale. Il segnale binario viene quindi ricodificato in un convertitore di codice (PCP) nel cosiddetto codice di linea, in cui le componenti a bassa frequenza sono indebolite e le caratteristiche, di conseguenza, sono meglio combinate con i parametri di linea. Il funzionamento di tutte le unità AO è sincronizzato dai segnali generati dal distributore del canale di trasmissione (RKp).

Sul lato ricevente, il segnale PCM subisce la trasformazione inversa in un segnale quantizzato AIM (decodifica). Per questo, il flusso continuo di simboli deve essere suddiviso in gruppi di codici, ciascuno dei quali corrisponde a un campione del segnale quantizzato. Il segnale decodificato è simile ai campioni quantizzati del segnale originale u kv (iT d) (vedi Figura 5.1, a), che nel loro spettro hanno componenti con frequenze Ω n ... Ω nel messaggio trasmesso da u a (t) . Pertanto, dalla sequenza di impulsi u * kv (iT d), il messaggio ricevuto u * k (t) viene allocato utilizzando un filtro passa basso.

Sul lato ricevente, il segnale passa attraverso il cavo al convertitore del codice di ricezione (PKpr), dove il codice di linea viene convertito in binario ed entra nel dispositivo di separazione (UR). Dall'uscita dell'UR, il segnale di sincronizzazione ciclica e il VCS vanno ai loro ricevitori e i gruppi di codice dei segnali vocali nel decodificatore (Dc) vengono convertiti in un segnale di gruppo AIM, che, dopo l'espansore (Ek), è alimentato ai selettori temporali (VS), che si aprono alternativamente e trasmettono gli impulsi AIM relativi a questo canale. La demodulazione del segnale nel canale viene eseguita in un filtro passa basso.

Il funzionamento dell'AR è controllato dal distributore del canale di ricezione (RKpr), la cui sincronizzazione è effettuata dalla frequenza di clock estratta dal segnale digitale di gruppo da un filtro a banda stretta posto all'uscita del PKpr, e dalla sincronizzazione del ciclo.

Consideriamo i metodi di sincronizzazione. Per il funzionamento coordinato di AO, AR e rigeneratori, è necessario garantire l'uguaglianza delle velocità di elaborazione del segnale, la corretta distribuzione dei segnali AIM e del VCS. Ciò avviene sincronizzando i rigeneratori, gli apparati generatori dell'AR secondo la frequenza di clock e secondo i cicli del segnale digitale ricevuto.

Con N g time slot e m bit nei gruppi di codici informativi, la frequenza di clock del segnale digitale di gruppo

F t = F d ∙ m ∙ N gr. (5.7)

Quindi, per il sistema PCM-30, progettato per N gr = 32 intervalli di canale con un gruppo di codice a otto bit, F t = 8 ∙ 8 ∙ 32 = 2048 kHz. Il segnale digitale di gruppo u PCM (t) è una sequenza casuale di impulsi binari (Figura 5.1, c). Questa sequenza può essere rappresentata come una somma di sequenze periodiche e casuali. La sequenza periodica degli impulsi ha uno spettro discreto ea e uguale a T e T/2, le componenti discrete avranno frequenze F = 0; F t e così via (vedi Figura 5.13, dove questi componenti sono contrassegnati da punti). La sequenza bipolare casuale definisce uno spettro continuo (Figura 5.13) della sequenza binaria originale.

Figura 5.13. Spettro energetico di una sequenza casuale di impulsi binari (a, b) e un segnale con PRF (c) (i componenti dello spettro discreto sono contrassegnati con punti)

Dalla Figura 5.13 segue che l'energia di clock massima ha una sequenza binaria casuale con e = T / 2. Le oscillazioni con una frequenza di clock F t sono separate da tale sequenza da un filtro a banda stretta e sono utilizzate nel rigeneratore per sincronizzare il funzionamento del risolutore.

Il sistema di sincronizzazione dei frame determina l'inizio del ciclo di trasmissione e garantisce la distribuzione dei segnali analogici decodificati all'estremità ricevente secondo l'AO lungo i suoi canali. Un'operazione imprecisa della sincronizzazione dei frame porta ad un aumento della probabilità di errori nei canali di traffico. Per aumentare l'immunità al rumore, un gruppo di simboli di una struttura costante con una frequenza di ripetizione di 4 kHz viene utilizzato come segnale di clock ciclico (Figura 5.12), ovvero i DS vengono trasmessi attraverso un ciclo di trasmissione.

Considerare la combinazione di un DSP basato sull'ingresso asincrono di segnali digitali. La necessità di combinare flussi digitali sorge quando si forma un segnale digitale di gruppo da flussi digitali di sistemi di ordine inferiore, da vari segnali trasmessi in forma digitale, nonché quando si immettono segnali discreti da varie fonti di informazione in un segnale digitale di gruppo (Figura 5.14). I flussi digitali sono formati nel DSP, i cui oscillatori principali possono essere sincronizzati o non sincronizzati con l'oscillatore principale dell'apparecchiatura di fusione. In base a ciò, viene eseguita una combinazione sincrona o asincrona di flussi digitali.

Figura 5.14. Schema a blocchi semplificato (a) carattere per carattere (b) e canale per canale (c) che combina flussi digitali

Per combinare temporaneamente flussi digitali asincroni, è necessario pre-abbinare i loro tassi, cioè "legarli" a una frequenza di riferimento. Alla ricezione, il segnale totale viene distribuito alle uscite corrispondenti. I bit dei quattro flussi di informazioni che arrivano all'ingresso del sistema di trasmissione vengono scritti nelle celle di memoria del dispositivo di memorizzazione (SD), quindi letti da essi e inviati alla linea. Se il contenuto delle celle di memoria veniva letto più velocemente, si formava un intervallo di tempo "vuoto" per l'inserimento degli impulsi di sincronizzazione. La rigorosa periodicità del segnale di sincronizzazione è una delle proprietà più importanti per il suo riconoscimento.

Se il generatore risulta instabile, apparirà uno spostamento temporale degli intervalli "vuoti" e verrà violata la rigorosa periodicità della loro ripetizione. Potrebbe verificarsi un guasto nel funzionamento del sistema di sincronizzazione e dell'intera apparecchiatura nel suo insieme. Per evitare ciò, viene utilizzata una procedura di equalizzazione della velocità o, come spesso viene chiamata, adattamento della velocità.

Un controller speciale monitora la posizione relativa degli impulsi di scrittura e lettura e se gli impulsi di lettura iniziano a seguire più velocemente (la distanza tra le coppie adiacenti di questi impulsi diminuisce), il controller segnala che l'intervallo "vuoto" è apparso in anticipo. Un altro dispositivo inserisce un falso impulso nello slot vuoto, che non trasporta informazioni. In questo caso, abbiamo a che fare con un abbinamento di velocità positivo.

La procedura di cui sopra per negoziare le tariffe è chiamata staffing (dall'inglese "staffing" - inserire). Viene inviato un comando alla stazione ricevente che le velocità sono state coordinate per eliminare il falso impulso. Per motivi di affidabilità, il comando di corrispondenza della velocità viene duplicato molte volte, ad esempio viene inviato tre volte.

Se il generatore genera impulsi di lettura meno spesso e un intervallo "vuoto" dovrebbe già apparire nel flusso digitale e gli impulsi di clock non hanno ancora letto l'impulso di informazione precedente dalla memoria, allora dovrai escludere il bit extra dal digitale flusso e fornire un intervallo di tempo per la trasmissione del successivo impulso di sincronizzazione. Questo accordo è chiamato negativo.

Pertanto, è necessario informare la stazione ricevente quale accordo è avvenuto: positivo o negativo. A tal fine inserire il comando "Tipo di corrispondenza", inviando su un altro canale di servizio 1 per accordo positivo e 0 per negativo. Si ripete anche tre volte. Pertanto, le informazioni sul prelievo o l'aggiunta di un impulso vengono trasmesse in posizioni di impulso appositamente selezionate e, sulla base di queste informazioni, sul lato ricevente, quando si separano i flussi digitali, le loro velocità vengono ripristinate (Figura 5.14). La combinazione di flussi con equalizzazione delle velocità è chiamata plesiocrona, cioè quasi sincrona, e la gerarchia esistente delle velocità di trasmissione dei flussi digitali e, quindi, i sistemi di trasmissione come PCM, è chiamata gerarchia digitale plesiocrona (in inglese, PDH - Gerarchia Digitale Plesiohronous).

Con il metodo asincrono di combinazione in blocchi di interfaccia digitale BCS per (Figura 5.14), la velocità dei flussi digitali dei sistemi combinati viene portata in accordo con il loro rapporto con la frequenza di clock del flusso combinato e le posizioni temporali necessarie dei segnali di vengono impostati i flussi combinati (KTsP - collettore di flussi digitali, RCP - distributore di flussi digitali). Per sincronizzare il percorso di trasmissione e ricezione sul flusso digitale di gruppo, viene suddiviso in cicli, all'inizio dei quali viene introdotto il segnale di sincronizzazione (Figura 5.14, b e c). Con la combinazione canale per canale dei flussi digitali, gli intervalli assegnati ai gruppi di codici vengono ridotti e distribuiti nel tempo (Figura 5.14, c).

Queste gerarchie, note collettivamente come PDH, o PDH, sono riassunte nella Tabella 5.3.

Tabella 5.3 - Confronto delle gerarchie

Livello digitale gerarchie	Velocità del cambio corrispondenti a vari schemi di gerarchia digitale
	CA: 1544 kbps	LAN: 1544 Kbps	EC: 2048 kbps

Dove: AC - Schema americano;

YAS - schema giapponese;

L'UE è uno schema europeo.

Ma il PDH aveva una serie di svantaggi, vale a dire:

• difficile ingresso/uscita di flussi digitali in punti intermedi;
• mancanza di strumenti di controllo e gestione automatici della rete;
• il ripristino del sincronismo a più stadi richiede tempi piuttosto lunghi;

Queste carenze di PDH, così come una serie di altri fattori, hanno portato allo sviluppo in Europa di una simile gerarchia digitale sincrona SDH.

Gerarchia digitale sincrona.

La nuova gerarchia digitale SDH è un modo per multiplexare diversi dati digitali in un unico blocco chiamato modulo di trasporto sincrono (STM), allo scopo di trasmettere questo modulo sulla linea di comunicazione. Una struttura STM semplificata è mostrata nella Figura 5.15:

Figura 5.15 - Struttura del modulo di trasporto sincrono STM-1

Il modulo è un frame (frame) 9 ∙ 270 = 2430 byte. Oltre alle informazioni trasmesse (chiamate in letteratura payload), contiene nella 4° riga un puntatore (Pointer, PTR) che determina l'inizio della registrazione del payload.

Per definire il percorso del modulo di trasporto, sul lato sinistro del telaio è scritta una Section Over Head (SOH). I 5 ∙ 9 = 45 byte inferiori (dopo il puntatore) sono responsabili della consegna delle informazioni a quel punto della rete, al multiplexer dove verrà riformato questo modulo di trasporto. Questa parte dell'intestazione è chiamata intestazione sezionale multiplexer (MSOH). I 3 ∙ 9 = 27 byte superiori (prima del puntatore) rappresentano l'intestazione della sezione del rigeneratore (RSOH), dove il flusso "danneggiato" dalle interferenze verrà ripristinato e gli errori verranno corretti.

Un ciclo di trasmissione comporta la lettura di una tale tabella rettangolare sulla linea. L'ordine dei byte è da sinistra a destra, dall'alto verso il basso (lo stesso di quando si legge il testo su una pagina). Il tempo del ciclo di trasmissione STM-1 è 125 μs, cioè si ripete ad una frequenza di 8 kHz. Ogni cella corrisponde a una velocità di trasmissione di 8 bit ∙ 8 kHz = 64 kbps. Ciò significa che se spendiamo 125 μs per la trasmissione di ogni frame rettangolare alla linea, allora 9 ∙ 270 ∙ 64 Kbit / s = 155.520 Kbit / s verranno trasmessi alla linea al secondo, cioè 155Mbps.

Tabella 5.4 - Gerarchia digitale sincrona

Livello gerarchie	Tipo sincrono modulo di trasporto	Velocità di trasferimento, Mbps

Per creare flussi digitali più potenti nei sistemi SDH, viene formata la seguente gerarchia di velocità (Tabella 5.4): 4 moduli STM-1 sono combinati mediante multiplexing di byte in un modulo STM-4, trasmessi a una velocità di 622.080 Mbit / s; quindi 4 moduli STM-4 vengono combinati in un modulo STM-16 con una velocità di trasmissione di 2488,320 Mbps; infine, 4 moduli STM-16 possono essere combinati in un modulo STM-64 ad alta velocità (9953.280 Mbps).

La Figura 5.17 mostra la formazione del modulo STM-16. Innanzitutto, ogni 4 moduli STM-1 vengono combinati in un modulo STM-4 utilizzando multiplexer con quattro ingressi, quindi quattro moduli STM-4 vengono multiplexati dallo stesso multiplexer a quattro ingressi in un modulo STM-16. Tuttavia, esiste un multiplexer a 16 ingressi con il quale è possibile combinare contemporaneamente 16 moduli STM-1 in un modulo STM-16.

Figura 5.16 - Formazione del modulo di trasporto sincrono STM-16

Formazione del modulo STM-1. La rete SDH utilizza i principi della spedizione di container. I segnali da trasportare sono predisposti in contenitori standard (Container - C). Tutte le operazioni con i container vengono eseguite indipendentemente dal loro contenuto, che è ciò che rende trasparente la rete SDH, ad es. la capacità di trasportare vari segnali, in particolare segnali PDH.

La velocità più vicina al primo livello della gerarchia SDH (155.520 Mbit / s) è un flusso digitale con una velocità di 139.264 Mbit / s, formato all'uscita dell'apparecchiatura della gerarchia digitale plesiocrona PCM-1920. È più facile inserirlo nel modulo STM-1. Per questo, il segnale digitale in ingresso viene prima "impacchettato" in un contenitore (cioè posizionato in determinate posizioni nel suo ciclo), che è designato C-4.

Il frame contenitore C-4 contiene 9 righe e 260 colonne a byte singolo. Aggiungendo un'altra colonna a sinistra - un'intestazione di percorso o tratto (Path Over Head - RON) - questo contenitore viene convertito in un contenitore VC-4 virtuale.

Infine, per posizionare il contenitore virtuale VC-4 nel modulo STM-1, è dotato di un puntatore ( Figura 5.17 e Figura 5.18).

Il modulo di trasporto sincrono STM-1 può anche essere caricato con flussi plesiocroni a velocità di 2.048 Mbps. Tali flussi sono generati dall'apparecchiatura PCM-30, sono diffusi nelle reti moderne. Per il "imballaggio" iniziale viene utilizzato il contenitore C12. Il segnale digitale viene posizionato in posizioni specifiche in questo contenitore. Aggiungendo un'intestazione di routing o trasporto (RON), viene formato un contenitore virtuale VC-12. Contenitori virtuali si formano e si dissolvono ai punti finali dei percorsi.

Figura 5.17. Posizionamento dei contenitori nel modulo STM-1

Il modulo STM-1 può ospitare 63 contenitori virtuali VC-12. La procedura è la seguente. Il contenitore virtuale VC-12 è designato (PTR) e quindi forma un'unità tributaria (TU-12). Ora i flussi digitali di diversi blocchi di trasporto possono essere combinati in un flusso digitale di 155.520 Mbps (Figura 5.18). Innanzitutto, tre unità di trasporto TU-12 vengono multiplexate in un gruppo di unità tributarie (TUG-2), quindi sette gruppi TUG-2 vengono multiplexate in gruppi di unità di trasporto TUG-3 e tre gruppi TUG-3 vengono combinati insieme e collocati in un contenitore virtuale VC-4. Inoltre, il percorso delle trasformazioni è noto.

La Figura 5.18 mostra anche il modo di collocare in STM-N, N = 1,4,16 diversi flussi digitali da apparecchiature gerarchiche digitali plesiocrone. Si trovano flussi digitali plesiocroni di tutti i livelli
nei contenitori C utilizzando la procedura di equalizzazione della velocità (positiva, negativa e bidirezionale).

La presenza di un gran numero di puntatori (PTR) permette assolutamente
identificare chiaramente la posizione nel modulo STM-N di qualsiasi digitale
flusso con velocità di 2.048; 34,368 e 139,264 Mbps. Multiplexer I/O disponibili in commercio (Add/Drop Multiplexer -
ADM) ti consentono di biforcare e aggiungere qualsiasi flusso digitale.

Figura 5.18. Ingresso di flussi digitali plesiocroni nel modulo di trasporto sincrono STM-N

Una caratteristica importante delle apparecchiature SDH è che, oltre alle informazioni di instradamento, vengono create molte informazioni nel percorso e nelle intestazioni di rete, che consente il monitoraggio e il controllo dell'intera rete nel suo insieme, commutazione remota in multiplexer su richiesta dei clienti , monitoraggio e diagnostica, rilevamento tempestivo ed eliminazione di malfunzionamenti, per realizzare un funzionamento efficiente della rete e mantenere l'elevata qualità dei servizi forniti.

Le gerarchie PDH e SDH interagiscono attraverso procedure per il multiplexing e il demultiplexing dei flussi PDH nei sistemi SDH.

La principale differenza tra il sistema SDH e il sistema PDH è il passaggio a un nuovo principio di multiplexing. Il sistema SDH esegue il multiplexing/demultiplexing sincrono, che consente l'accesso diretto ai canali PDH che vengono trasmessi nella rete SDH. Questa innovazione tecnologica piuttosto importante e semplice ha portato al fatto che, in generale, la tecnologia di multiplexing nella rete SDH è molto più complessa della tecnologia nella rete PDH, i requisiti per la sincronizzazione e i parametri di qualità del mezzo di trasmissione e trasmissione sistema sono aumentati e il numero di parametri essenziali per il funzionamento della rete.

Domande di controllo:

1. Cos'è il segnale digitale?
2. Elencare i principali vantaggi della comunicazione digitale rispetto a quella analogica?
3. Qual è il concetto di velocità di trasmissione?
4. A quale frequenza deve essere campionato il segnale analogico?
5. Spiegare l'essenza della quantizzazione?
6. Come determinare l'errore di quantizzazione del segnale?
7. Annota il numero 859 in notazione binaria.
8. Codificare la lettura positiva di 358 mA in un codice simmetrico a 8 cifre. Qual è l'errore di quantizzazione?
9. Qual è il concetto di gerarchia digitale plesiocrona?
10. Perché è necessario coordinare le velocità di trasmissione di flussi diversi quando li si combina in un flusso ad alta velocità? Come avviene la riconciliazione?
11. Il principio della gerarchia digitale sincrona, i suoi vantaggi rispetto alla gerarchia digitale plesiocrona?
12. A cosa serve un puntatore (PTR)?
13. Descrivere la struttura di un modulo di trasporto sincrono.
14. Come in STM-N, ci sono tre flussi con una velocità di 34,368 Mbit / s dall'apparecchiatura della gerarchia digitale plesiocrona PCM-480.

Segnale (dal latino signum-cartello)- un segno, un processo (o fenomeno) fisico che porta informazioni su un evento, sullo stato di un oggetto di osservazione, o trasmette comandi di controllo, istruzioni, notifiche.

Segnaleè un vettore materiale di informazioni che viene trasmesso dalla fonte al consumatore.

Segnaleè un processo fisico variabile nel tempo. Tale processo può contenere varie caratteristiche. Quando un segnale interagisce con corpi fisici, si verificano determinati cambiamenti nelle proprietà di questi corpi, che possono essere registrati. Pertanto, assumeremo che i dati siano segnali registrati. La caratteristica utilizzata per rappresentare i dati è chiamata parametro di segnale. Se un parametro di segnale assume un numero di valori sequenziali e il loro numero finito, il segnale viene chiamato discreto. Se il parametro del segnale è una funzione continua, il segnale viene chiamato continuo.

Quantizzazione del segnale- trasformazione di un segnale in una sequenza di impulsi (quantizzazione del segnale nel tempo) o in un segnale con variazione graduale dell'ampiezza (quantizzazione del segnale per livello), nonché simultaneamente nel tempo e nel livello. Viene utilizzato quando si converte un valore continuo in un codice in dispositivi informatici, dispositivi di misurazione digitali, ecc.

I dati, ovviamente, trasportano informazioni, ma non sono identici ad esse. Affinché i dati diventino informazioni, è necessario disporre di metodi per convertire una quantità in un'altra. I dati sono una componente dialettica dell'informazione. Secondo il metodo di registrazione, i dati possono essere archiviati e trasportati su diversi tipi di supporto.

Il supporto di memorizzazione più comune al momento è la carta. Sulla carta, i dati vengono registrati modificando le caratteristiche ottiche della sua superficie. Allo stesso tempo, la variazione del coefficiente di riflessione della superficie in un determinato intervallo di lunghezze d'onda viene utilizzata nei dispositivi che registrano con un raggio laser su supporti in plastica riflettente (CD-ROM). I nastri magnetici e i dischi magnetici, che sono i principali supporti di memorizzazione nei computer moderni, utilizzano i cambiamenti nelle proprietà magnetiche del corpo. Le proprietà delle informazioni ricevute dall'utente sono strettamente correlate alle proprietà dei supporti dati da cui tali informazioni saranno ottenute. Qualsiasi vettore può essere caratterizzato dal parametro risoluzione, cioè. la quantità di dati registrati nell'unità di misura accettata sul vettore, e gamma dinamica- il rapporto logaritmico dell'intensità delle ampiezze del segnale massimo e minimo registrato. Tali proprietà delle informazioni come completezza, disponibilità e affidabilità dipendono da queste proprietà del mezzo. Il compito di trasformare i dati per cambiare il supporto è uno dei compiti più importanti dell'informatica. Nel costo dei sistemi informatici, i dispositivi per l'input e l'output dei dati, che lavorano con i supporti di memorizzazione, rappresentano almeno la metà del costo dell'hardware.

Determinando l'unità dialettica di dati e metodi nel processo di informazione, vengono definiti i seguenti concetti.

La natura dinamica dell'informazione. I dati sono di natura statica. L'informazione cambia dinamicamente ed esiste solo nel momento dell'interazione tra dati e metodi. Pertanto, l'informazione esiste solo al momento del processo informativo. Il resto del tempo è contenuto sotto forma di dati.

Requisiti per l'adeguatezza dei metodi. Gli stessi dati possono fornire informazioni diverse al momento del consumo, a seconda del grado di adeguatezza delle modalità con cui interagiscono. L'utilizzo di metodi più adeguati fornirà informazioni più complete.

La natura dialettica dell'interazione tra dati e metodi. I dati sono oggettivi, sono il risultato della registrazione di segnali oggettivamente esistenti causati da cambiamenti in campi o corpi materiali. Allo stesso tempo, i metodi sono soggettivi. I metodi artificiali si basano su un algoritmo, ad es. una sequenza ordinata di comandi composta e preparata da un umano (soggetto). I metodi naturali si basano sulle proprietà biologiche dei soggetti del processo di informazione.

Pertanto, l'informazione sorge ed esiste nel momento dell'interazione dialettica di dati oggettivi e metodi soggettivi.

Per automatizzare il lavoro con dati appartenenti a tipi diversi e portatori di informazioni diverse, è molto importante unificare la forma della loro presentazione. Per questo, viene solitamente utilizzata una tecnica di codifica.

codificaè un'espressione di dati di un tipo attraverso dati di un altro tipo.

I linguaggi umani naturali non sono altro che sistemi di codifica dei concetti per esprimere pensieri attraverso la parola.

In informatica, il lavoro viene svolto con informazioni numeriche. Il resto delle informazioni sono testi, suoni, immagini, ecc. per l'elaborazione in un ambiente informatico, deve essere convertito in forma numerica. In questo caso, tutti i numeri nella memoria del computer vengono registrati utilizzando la cosiddetta codifica binaria. La codifica binaria si basa sulla rappresentazione dei dati come una sequenza di soli due caratteri, 0 e 1. Questi caratteri sono chiamati cifre binarie, in inglese cifra binaria o bit abbreviato (bit).

Il sistema di codifica binaria non è stato scelto a caso. È facile da implementare tecnicamente. I circuiti elettronici per l'elaborazione di codici binari devono essere in uno dei due stati "on/off" o "high/low" tensione, ecc. È facile passare il circuito da uno stato all'altro.

Morso- l'unità minima di informazione in informatica. Una cifra binaria.

Un gruppo di otto bit è chiamato byte e fornisce la base per scrivere informazioni nella memoria del computer.

• 1024 byte = 1 kilobyte (KB)
• 1.024 kilobyte = 1 megabyte (MB)
• 1.024 megabyte = 1 gigabyte (GB)

Per una corretta comprensione di come l'informazione appare nella memoria del computer, consideriamo i vari sistemi numerici utilizzati dai moderni mezzi di calcolo.

Notazioneè un insieme di regole per nominare e rappresentare numeri utilizzando un insieme di caratteri.

I sistemi di numerazione sono posizionale e non posizionale.

Sistema di numerazione non posizionaleè un sistema in cui l'ordine di una cifra in un numero è determinato secondo una regola stabilita. Ad esempio, il sistema di numerazione non posizionale è il sistema "romano".

Sistema di numerazione posizionale, viene chiamato il sistema - dove l'ordine della cifra nel numero è determinato dalla serie della potenza del numero, che è la base del dato sistema numerico.

In generale, un intero nel sistema numerico posizionale può essere rappresentato dall'espressione:

N (m) = k0 * m0 + k1 * m1 + ... kn-1 * mn-1, dove

N (m) - numero nel sistema numerico m-esimo;

m - capacità del sistema (sistemi binari, ottali, decimali, esadecimali m = 2; m = 8; m = 10, m = 16);

n è il numero di cifre nel numero;

k è una cifra all'interno di un numero.

Considera come i numeri sono scritti nei sistemi numerici posizionali utilizzati dalla moderna tecnologia informatica.

Sistema di numerazione decimale.

La base del sistema decimale è una serie di potenze di 10. La capacità del sistema è m = 10. Nel sistema decimale ci sono 10 cifre (da 0 a 9). Prendiamo, ad esempio, il numero decimale 1957. Numero, composto da quattro cifre - quattro cifre, ad es. n = 4. Usando la formula sopra, otteniamo il numero in notazione decimale.

N (10) = 7 * 100 + 5 * 101 + 9 * 102 + 1 * 103 = 1957

Sistema di numerazione binaria.

La base del sistema binario è una serie di potenze del numero 2. La capacità del sistema è m = 2. Nel sistema binario ci sono 2 cifre (0 e 1). Prendiamo, ad esempio, il numero binario 100011B (identificatore B del sistema numerico binario). Numero, composto da sei cifre - sei cifre, ad es. n = 6. Usando la formula sopra, otteniamo un numero decimale.

N (2) = 1 * 20 + 1 * 21 + 0 * 22 + 0 * 23 + 0 * 24 + 1 * 25 = 35, cioè numero binario 100011B = numero decimale 35.

Nota che gli stessi numeri possono essere usati per scrivere numeri nei sistemi di numerazione posizionale. Quindi le cifre 0 e 1 vengono utilizzate sia nei sistemi decimali che binari. Pertanto, nella registrazione dei numeri in un sistema di numerazione non decimale, è consuetudine utilizzare lettere che identificano i sistemi di numerazione e consentono di distinguere i numeri di un sistema di numerazione da un altro.

Sistema di numerazione ottale

La base del sistema ottale è una serie di potenze di 8. La capacità del sistema è m = 8. Nel sistema ottale ci sono 8 cifre (da 0 a 7). Prendi, ad esempio, il numero ottale 573Q (l'identificatore Q del sistema numerico ottale). Numero, composto da tre cifre: tre cifre, ad es. n = 3. Usando la formula sopra, otteniamo un numero decimale.

N (8) = 3 * 80 + 7 * 81 + 5 * 82 = 379, cioè numero ottale 573Q = numero decimale 379.

Sistema di numerazione esadecimale.

La base del sistema esadecimale è una serie di gradi del numero 16. La capacità del sistema è m = 16. Nel sistema esadecimale ci sono 16 cifre (da 0 a F), le prime dieci cifre da 0 a 9 coincidono con le cifre del sistema decimale, quindi seguono le cifre: A - cifra dieci ; B - numero undici; C - numero dodici; D - numero tredici; E - numero quattordici; F è il numero quindici. Prendiamo, ad esempio, il numero esadecimale 1A7H (l'identificatore H del sistema numerico esadecimale). Numero, composto da tre cifre: tre cifre, ad es. n = 3. Usando la formula sopra, otteniamo un numero decimale.

N (16) = 7 * 160 + 10 * 161 + 1 * 162 = 423, cioè esadecimale 1A7H = decimale 423.

Ogni volta, calcolando il numero N (m) secondo la formula sopra, otteniamo un numero in sistema decimale. Pertanto, abbiamo convertito i numeri del 2°, 8° e 16° sistema nel sistema di numeri decimali.

Per trasmettere un segnale vocale tramite un canale di comunicazione digitale, è necessaria una procedura di conversione da analogico a digitale (ADC), che consiste in 3 fasi: campionamento, quantizzazione e codifica. Il campionamento è la procedura per acquisire i singoli valori del segnale a intervalli regolari.

In questo caso, più livelli vengono utilizzati, più accuratamente sarà possibile ripristinare il segnale nella sua forma originale all'estremità ricevente.

La maggior parte dei segnali viene inizialmente generata in forma analogica. Vengono quindi convertiti in segnali digitali utilizzando convertitori analogico-digitali (ADC). Successivamente, vengono nuovamente convertiti in segnali analogici utilizzando convertitori digitale-analogico (DAC). Questi convertitori sono parte integrante di qualsiasi sistema digitale:
Segnale analogico - Campione - Quantizzazione - Codifica - Segnale digitale
Campione
In un segnale analogico, l'ampiezza della tensione cambia continuamente nel tempo. Durante il campionamento, l'ampiezza viene letta a intervalli regolari. Questa frequenza di campionamento, o frequenza di campionamento, determina la durata o la frequenza con cui viene letta. Se la frequenza di campionamento è troppo alta, la precisione di conversione è maggiore, ma la larghezza di banda richiesta aumenta significativamente i costi di progettazione e dei componenti. Se la frequenza di campionamento è troppo bassa, il risultato finale potrebbe non corrispondere accuratamente al segnale analogico.
Quantizzazione
La quantizzazione è il processo di digitalizzazione di tutti i campioni. Larghezza campione - Cambia un segnale analogico tra due campioni. Il valore medio viene solitamente assunto per rappresentare il valore numerico della larghezza del campione. La dimensione del campione determina il livello di quantizzazione utilizzato per quantizzare il campione. L'uso di 8 bit fornisce 256 livelli di quantizzazione, mentre 12 bit fornisce 4096 livelli. La precisione del campionamento è migliore se vengono utilizzati più bit, ma aumenta il numero di bit per la trasmissione, il che richiede una larghezza di banda più ampia. Per questo motivo, la maggior parte dei sistemi digitali utilizza 8 bit per quantizzare i campioni.
codifica
La codifica è il passaggio finale nel processo di conversione A/D. Durante il processo di codifica, viene generato un valore binario per ogni campione. Inoltre, la codifica include: bit che indicano ad altre apparecchiature come interpretare i dati, informazioni sulla fine dell'impulso di sincronizzazione, informazioni sull'inizio del frame, bit di protezione dagli errori per ridurre gli errori nella trasmissione e nella memorizzazione delle informazioni.
Protezione dagli errori
La protezione dagli errori viene eseguita aggiungendo bit extra durante la codifica. Sul lato ricevente, viene riconosciuto: se questo bit è cambiato, il sistema comprende che si è verificato un errore.
Errore:
Esistono diverse fonti di errore ADC. Errori di quantizzazione e (assumendo che l'ADC dovrebbe essere lineare) non linearità sono inerenti a qualsiasi conversione A/D. Inoltre, ci sono i cosiddetti errori di apertura che sono una conseguenza del jitter del generatore di clock, compaiono quando il segnale viene convertito nel suo insieme (e non solo un campione).
Questi errori sono misurati in unità chiamate LSB - bit meno significativo. Nell'esempio sopra di un ADC a 8 bit, l'errore in 1 LSB è 1/256 dell'intero intervallo del segnale, ovvero 0,4%.

Quando si utilizza un computer per elaborare informazioni da vari dispositivi (oggetti, processi), in cui le informazioni sono rappresentate da segnali continui (analogici), è necessario convertire il segnale analogico in digitale - in un numero proporzionale all'ampiezza di questo segnale, e viceversa. In generale, la procedura di conversione da analogico a digitale si compone di tre fasi:

discretizzazione;

quantizzazione del livello;

codifica.

Sotto campionamento comprendere la trasformazione di una funzione di tempo continuo in una funzione di tempo discreto, e il processo di campionamento stesso consiste nel sostituire una funzione continua con i suoi valori individuali a tempi fissi.

Il campionamento può essere uniforme e irregolare. Con il campionamento non uniforme, la durata degli intervalli tra i campioni è diversa. Il più comunemente usato è il campionamento uniforme, in cui la durata dell'intervallo tra i campioni è T D, è costante. Periodo di campionamento T D segnale continuo e T)(Fig. 1 a) è scelto in accordo con il teorema di Kotelnikov:

dove F in- la frequenza più alta nello spettro di frequenza del segnale e T)(fig. 1b)

Riso. 1. Processo di conversione da Al a digitale

Sotto quantizzazione comprendere la trasformazione di una certa quantità con una scala di valori continua in una quantità avente una scala di valori discreta.

Per questo, l'intera gamma di valori del segnale e T), chiamata la scala è divisa in parti uguali - quanti, h - passo di quantizzazione. Il processo di quantizzazione si riduce alla sostituzione di qualsiasi valore istantaneo con uno di un insieme finito di valori consentiti, chiamato livelli di quantizzazione.

Tipo di segnale e T) come risultato dell'esecuzione congiunta delle operazioni di campionamento e quantizzazione è mostrato in Fig. 1c). Valore del segnale campionato e T), situato tra due livelli di quantizzazione viene identificato con il livello di quantizzazione più vicino. Questo porta a errori di quantizzazione, che sono sempre inferiori al passo di quantizzazione (quantum), cioè, più piccolo è il passo di quantizzazione, minore è l'errore di quantizzazione, ma più livelli di quantizzazione.

Il numero di livelli di quantizzazione in Fig. 1 c) è uguale a otto. Di solito ce ne sono molti di più. I livelli possono essere numerati ed espressi in binario. Per otto livelli sono sufficienti tre bit. Ciascun valore discreto del segnale è rappresentato in questo caso da un codice binario (Tabella 1) sotto forma di una sequenza di segnali a due livelli.

Tabella 6.1

La presenza o l'assenza di un impulso in un determinato punto viene interpretata da uno o zero nel bit corrispondente del numero binario. Forma digitale di rappresentazione del segnale e T) mostrato in fig. 1d). Gli impulsi di ordine superiore si trovano all'estrema destra.

Τᴀᴋᴎᴍ ᴏϬᴩᴀᴈᴏᴍ, come risultato del campionamento, della quantizzazione e della codifica del segnale analogico, otteniamo la sequenza n- combinazioni di codici bit che seguono con un periodo di campionamento Tl. Allo stesso tempo, l'esecuzione razionale delle operazioni di campionamento e quantizzazione porta a un significativo effetto economico sia riducendo il costo di archiviazione ed elaborazione delle informazioni ricevute, sia riducendo i tempi di elaborazione delle informazioni.

In pratica, la conversione di un segnale analogico in forma digitale viene effettuata utilizzando un convertitore analogico-digitale (ADC). Per risolvere il problema inverso della conversione di un numero in un valore analogico proporzionale, rappresentato sotto forma di tensione elettrica, corrente, ecc., viene utilizzato un convertitore digitale-analogico (DAC). Nel DAC, ogni combinazione di codice binario viene convertita in un segnale analogico e l'uscita crea una sequenza di impulsi modulati in ampiezza con un periodo Tl.