ما یک رمزگشای تک مرحله ای (خطی) را بررسی کردیم - این سریعترین است، اما اجرای آن با عرض بیت قابل توجهی از کلمه ورودی دشوار است، زیرا نیاز به استفاده از عناصر منطقی با تعداد زیادی ورودی دارد که با بار زیاد روی منابع سیگنال ورودی معمولاً رمزگشاهای تک مرحله ای برای تعداد کمی از ورودی ها انجام می شود که با توجه به قابلیت های عناصر سری ریز مدارهای اعمال شده تعیین می شود. بنابراین، تعداد پین های رمزگشا اغلب برای انتخاب تعداد مورد نیاز دستگاه های ریزپردازنده کافی نیست. با استفاده از دو رمزگشا با ورودی مجاز E، می توان یک رمزگشا با تعداد خروجی N = 2 n + 1 پیاده سازی کرد (شکل 2.11.3).
برنج. 2.11.3. رسیور 3x8 بر اساس دو رسیور 2x4
در شکل 2.11.3 نموداری از رمزگشای ترکیبی 3x8 را نشان می‌دهد که روی دو رسیور کامل 2x4 پیاده‌سازی شده است. بنابراین، می توان یک رمزگشا 4x16 از 2 رسیور 3x8 و غیره ایجاد کرد. ورودی مجاز E به عنوان بیت آدرس استفاده می شود. هنگامی که E = 0، رسیور بالایی کار می کند، زمانی که E = 1، رسیور پایینی کار می کند، در حالی که تمام خروجی های رسیور بالایی برابر با 0 هستند.
روش آبشاری (همی) ساخت رمزگشاها با تعداد خروجی زیاد بر روی تراشه های رسیور با تعداد خروجی کمتر نیز به طور گسترده مورد استفاده قرار می گیرد (شکل 2.11.4).
برای فعال کردن عملکرد یکی از رسیورهای 3x8 (DC2، DC3، DC4، DC5)، یک سیگنال فعال یا غیرفعال از رسیور DC1 (مرحله اول) به ورودی E هر رسیور اعمال می شود که توسط بیت های آدرس کنترل می شود. A3، A4.
برنج. 2.11.4. طرح اتصال آبشاری (همی) رمزگشاها
بیت های آدرس A0، A1، A2 به موازات رمزگشاهای مرحله 2 تغذیه می شوند. تعداد کل بیت های آدرس 2 بیت افزایش یافت.
Scramblers. Scrambler ها دستگاه هایی هستند که برای تبدیل یک کد واحد به باینری طراحی شده اند. یک کد دودویی چند رقمی در خروجی رمزگذار ظاهر می‌شود که مربوط به عدد اعشاری ورودی است که سطح منطق فعال روی آن اعمال می‌شود. رمزگذارهای باینری عملکرد مخالف رمزگشاها را انجام می دهند.
رمزگذار گاهی اوقات "کدگذار" نامیده می شود و برای مثال برای تبدیل اعداد اعشاری تایپ شده روی صفحه کلید یک صفحه کلید به اعداد باینری استفاده می شود. اگر تعداد ورودی ها به قدری زیاد باشد که از تمام ترکیب های ممکن سیگنال های خروجی در رمزگذار استفاده شود، چنین انکودری کامل نامیده می شود. تعداد ورودی ها و خروجی ها در یک رمزگذار کامل با نسبت N = 2 n مرتبط است، که در آن N تعداد ورودی ها، n تعداد خروجی ها است. بنابراین، برای تبدیل کد صفحه کلید به یک عدد باینری چهار رقمی، کافی است تنها از 10 ورودی استفاده کنید، در حالی که تعداد کل ورودی های ممکن 16 خواهد بود (n = 2 4 = 16)، بنابراین رمزگذار 10x4 ناقص خواهد بود. .
بیایید نمونه ای از ساخت رمزگذار برای تبدیل یک کد واحد ده رقمی (اعداد اعشاری از 0 تا 9) به یک کد باینری را در نظر بگیریم. فرض بر این است که سیگنال مربوط به یک واحد منطقی تنها به یک ورودی در یک زمان عرضه می شود.
جدول حقیقت برای رمزگذار در جدول 2.11.3 نشان داده شده است.
با استفاده از این جدول، عبارات منطقی را برای متغیرهای خروجی می نویسیم، از جمله در مجموع منطقی آن دسته از متغیرهای ورودی که با واحد متغیر خروجی مربوطه مطابقت دارند.
جدول حقیقت برای رمزگشا
جدول 2.11.3.
| ورودی ها | خروجی ها | |||||||||||||
| № | X0 | X1 | X2 | X3 | X4 | X5 | X6 | X7 | X8 | X9 | A3 | A2 | A1 | A0 |
اجازه دهید معادلات منطقی متغیرهای خروجی A0، A1، A2، A3 را بنویسیم:
A0 = X1 v X3 v X5 v X7 v X9
A1 = X2 v X3 v X6 v X7
A2 = X4 v X5 v X6 v X7
برای چنین رمزگذار، ساخت یک مدار بر اساس عناصر منطقی "OR" آسان است (شکل 2.11.5).
برنج. 2.11.5. مدار انکودر ناقص 10x4
دستورالعمل های روشی برای انجام کار:
در گزارش، طبق معمول، عنوان اثر، هدف کار را یادداشت کنید. تعریف رمزگشا را بیان کنید. یک جدول حقیقت برای رمزگشا با 3 ورودی آدرس درست کنید. معادلات هر یک از 8 خروجی رسیور را بنویسید. نمودار را بسازید. مداری بسازید که عملکردهای رمزگشا را در Multisim پیاده سازی کند. کار او را کاوش کنید
عملکرد تراشه رمزگشای 2x4 را بررسی کنید. مدار رمزگشا را که در شکل نشان داده شده است جمع کنید. 2.11.4 تنها با استفاده از رمزگشاهای 2x4.
نمودارهای زمان بندی عملکرد مدار را بدست آورید. از 2 آنالایزر برای نمایش تمام سیگنال های ورودی و خروجی رسیور استفاده کنید.
نموداری رسم کنید و نحوه عملکرد آن را در گزارش توضیح دهید. ارائه نمودارهای زمان بندی نمودارهای زمان بندی باید در یک صفحه نشان داده شوند، نمودارهای مربوط به زمان را نمی توان در صفحه دیگر ادامه داد. همه اتصالات بین سیگنال ها باید واضح باشد.
یک جدول حقیقت برای یک رمزگذار کامل 8x3 درست کنید. توابع منطقی متغیرهای خروجی را بنویسید. طرح رمزگذاری را بسازید و تحقیق کنید. در گزارش، جدول صدق، معادلات، نمودار مبتنی بر معادله، نمودارهای زمان بندی را ارائه دهید.
نتیجه گیری مربوط به هر مورد از کار تکمیل شده را بنویسید.
سوالاتی که باید برای گزارش آماده شود:
1. تعریف رمزگشا را بیان کنید.
2. تعریف رمزگذار را بیان کنید.
3. منظور از کد واحد چیست؟
4. تفاوت رمزگشای کامل و ناقص چیست؟
5. تفاوت انکودر کامل و ناقص چیست؟
6. تفاوت رمزگشای خطی و رمزگشای هرمی چیست؟
7. رمزگشای خطی سریعتر است یا رمزگشای هرمی؟
8. آیا برای اجرای رمزگشای خطی یا هرمی هزینه های سخت افزاری بیشتری نیاز است؟
9. رمزگشاها و اسکرامبلرها در محاسبات چه کاربردی دارند؟
12. کار آزمایشگاهی شماره 12
تحقیق در مورد مالتی پلکسرها و دی مالتی پلکسرها
هدف، واقعگرایانه:بررسی اصول سنتز و عملکرد مالتی پلکسرها و دی مالتی پلکسرها.
ورزش:مدار مالتی پلکسر را سنتز کنید، عملکرد مدار را بررسی کنید. ریزمدار مالتی پلکسر را بررسی کنید، طرح هرمی را بسازید و بررسی کنید. مدار دی مولتی پلکسر را سنتز کنید، عملکرد مدار را بررسی کنید. عملکرد مشترک مالتی پلکسر و دی مالتی پلکسر را بررسی کنید.
مقدمه نظری
مولتی پلکسریک دستگاه منطق ترکیبی نامیده می شود که برای انتقال کنترل شده داده ها از چندین منبع اطلاعاتی به یک کانال خروجی طراحی شده است. ورودی های مالتی پلکسر به اطلاعات تقسیم می شوند دی 0 , دی 1، …… و کنترل کننده ها (آدرس پذیر) آ 0 , آ 1 , …, آ n-1.
کد ارائه شده به ورودی های آدرس تعیین می کند که کدام یک از ورودی های اطلاعات در حال حاضر به خروجی مدار منتقل می شود. تا جایی که nکد دودویی بیتی می تواند 2 n مقدار بگیرد، اگر تعداد ورودی های آدرس مالتی پلکسر باشد. n، تعداد ورودی های اطلاعات آن باید برابر با 2 n باشد.
بیایید یک جدول حقیقت بسازیم که عملکرد یک مالتی پلکسر با دو ورودی آدرس را بر اساس تعریف نشان می دهد. بیایید در جدول A0 و A1 - ورودی های آدرس را مشخص کنیم. D0، D1، D2، D3 - ورودی های 4 جریان داده، هنگامی که آدرس تنظیم می شود، داده های مربوطه به تک خروجی مالتی پلکس Y منتقل می شود (جدول 2.12. 1).
جدول به شکل زیر است:
جدول 2.12. یکی
| آدرس | داده ها | خروج | ||||
| A1 | A0 | D0 | D1 | D2 | D3 | Y |
| D0 | D1 | D2 | D3 | D0 | ||
| D0 | D1 | D2 | D3 | D1 | ||
| D0 | D1 | D2 | D3 | D2 | ||
| D0 | D1 | D2 | D3 | D3 |
اجازه دهید معادله تابع Y را بنویسیم:
Y = A1 * A0 * D0 v A1 * A0 D1 v A1 A0 * D2 v A1 A0 D3.
مداری که تابع Y را اجرا می کند می تواند بر روی 2 اینورتر، 4 عنصر "AND" سه ورودی و یک عنصر "OR" چهار ورودی ساخته شود (شکل 12.2.1).
برنج. 12.2.1. مدار مالتی پلکسر 4-1
می توان یک رمزگشا را برای اجرای همان مدار جمع کرد و با کمک آن ورودی ها را به خروجی Y تغییر داد (شکل 2.12.2).
برنج. 2.12.2. مدار چند پلکسر و نماد آن
در مواردی که عملکرد مالتی پلکسرهای IS توسعه دهندگان را از نظر تعداد ورودی اطلاعات راضی نمی کند، آنها برای افزایش تعداد ورودی ها به مقدار مورد نیاز به آبشاری آنها متوسل می شوند. همه کاره ترین راه برای افزایش بعد مالتی پلکسر، ساختن یک ساختار هرمی متشکل از چندین مالتی پلکسر است. در این حالت، اولین ردیف مدار، ستونی است که حاوی تعداد مالتی پلکسرهای لازم برای به دست آوردن تعداد ورودی اطلاعات مورد نیاز است. همه مالتی پلکسرها در این ستون با کد آدرس یکسانی سوئیچ می شوند که از تعداد متناظر بیت های کم اهمیت ترین کد آدرس مشترک تشکیل شده است. مهم‌ترین بیت‌های کد آدرس در لایه دوم استفاده می‌شوند که مالتی پلکسر آن عملکرد متناوب مالتی پلکسرهای ردیف اول را به خروجی مشترک ارائه می‌کند. مدار آبشاری مالتی پلکسر "16-1" که بر روی مالتی پلکسرهای "4-1" ساخته شده است، در شکل نشان داده شده است. 2.12.3.
برنج. 2.12.3. مدار مالتی پلکسر آبشاری 16-1
یک کاربرد معمولی مالتی پلکسر، انتقال اطلاعات از چندین منبع (حسگر) اطلاعات با فاصله از یکدیگر به ورودی یک گیرنده است.
فرض کنید دمای محیط در چند اتاق اندازه گیری می شود و نتایج این اندازه گیری ها باید در یک دستگاه ضبط مثلاً کامپیوتر وارد شود. در عین حال، از آنجایی که دما به آرامی تغییر می کند، برای به دست آوردن دقت کافی، اصلاً نیازی به اندازه گیری مداوم آن نیست. داشتن اطلاعات در بازه های زمانی مشخص کافی است.
عملکرد اتصال منابع مختلف اطلاعات به یک گیرنده در یک دستور داده شده توسط مالتی پلکسر انجام می شود.
مالتی پلکسر می تواند به عنوان یک عنصر منطقی جهانی برای پیاده سازی هر تابع منطقی از تعداد آرگومان های برابر با تعداد ورودی های آدرس مالتی پلکسر استفاده شود. اجازه دهید این را با استفاده از مثال یک تابع منطقی ارائه شده توسط جدول صدق نشان دهیم (جدول 2.12.2).
جدول 2.12.2
| № | A2 | A1 | A0 | Y | № | A2 | A1 | A0 | Y |
مداری که این تابع را اجرا می کند در شکل نشان داده شده است. 2.12.4.
برنج. 2.12.4. اجرای مدار ترکیبی با استفاده از مالتی پلکسر
تقسیم کنندهیک مدار ترکیبی است که دارای یک ورودی اطلاعات (D)، n ورودی کنترل (آدرس) (A0، A1،…، An-1) و N = 2 n خروجی (Y0، Y1،…، YN-1). کد باینری که به ورودی های آدرس می رسد، یکی از خروجی های N را تعیین می کند، که مقدار متغیر از ورودی اطلاعات D به آن منتقل می شود. برای تقسیم جریان داده یک منبع اطلاعاتی به چندین کانال خروجی طراحی شده است.
جدول عملکرد دی مالتی پلکسر (جدول 2.12.2) که دارای 4 خروجی اطلاعات (Y0، Y1، Y2، Y3) و n = 2 ورودی آدرس (A0، A1) است، در زیر ارائه شده است.
جدول 2.12.2
| ورودی اطلاعات | آدرس | خروجی های اطلاعات | ||||
| دی | A1 | A0 | Y0 | Y1 | Y2 | Y3 |
| دی | دی | |||||
| دی | دی | |||||
| دی | دی | |||||
| دی | دی |
معادلات توصیف کننده عملکرد دممولتی پلکسر:
Y0 = D A1 * A0 *; Y1 = D A1 * A0; Y2 = A1 A0 *; Y3 = A1 A0.
مدار دی مالتی پلکسر ساخته شده با توجه به این معادلات و نمایش گرافیکی آن در شکل نشان داده شده است. 2.12.5.
برنج. 2.12.5. مدار Demultiplexer "1-4" و تصویر معمولی آن
اگر از ورودی "مجوز" آن - E به عنوان ورودی اطلاعات دممولتی پلکسر استفاده شود، و از ورودی های 1، 2، 4 ... - به عنوان ورودی آدرس دی مالتی پلکسر A0، A1، A2، عملکرد دی مالتی پلکسر به راحتی با استفاده از رمزگشا اجرا می شود. ، ... در واقع، با یک مقدار سیگنال فعال در ورودی E، خروجی مربوط به کد اعمال شده به ورودی های آدرس انتخاب می شود. بنابراین، مدارهای یکپارچه رمزگشاها با ورودی مجاز، گاهی اوقات نه تنها رمزگشا، بلکه رمزگشا-دی مولتی پلکسر نامیده می شوند.
اصطلاح "مالتی پلکس" به فرآیند انتقال داده از چندین منبع از طریق یک کانال مشترک اشاره دارد. یک مالتی پلکسر به عنوان وسیله ای برای تبدیل داده ها به یک کانال در سمت فرستنده استفاده می شود. چنین دستگاهی قادر است سیگنال هایی را که از چندین منبع می آیند به طور موقت جدا کرده و آنها را به یک کانال ارتباطی (خط) یکی پس از دیگری مطابق با تغییر کدها در ورودی های آدرس خود منتقل کند.
در سمت دریافت کننده، معمولاً لازم است عمل مخالف انجام شود - دی مولتی پلکسینگ، یعنی. توزیع بخش هایی از داده های دریافتی از طریق کانال ارتباطی در زمان های متوالی به گیرنده های آن. این عمل توسط دی مالتی پلکسر انجام می شود. استفاده ترکیبی از مالتی پلکسر و دی مالتی پلکسر برای انتقال داده از 4 منبع به
4 گیرنده در امتداد یک خط مشترک در شکل نشان داده شده است. 2.12.6.
برنج. 2.12.6. به اشتراک گذاری مالتی پلکسر و دی مالتی پلکسر برای انتقال داده ها
اطلاعات مشابه
کارهای آزمایشگاهی با استفاده از استند آزمایشگاهی آموزشی LESO2 انجام می شود.
1 هدف کار
هدف کار مطالعه اصول عملکرد مدارهای ترکیبی است: رمزگشا، رمزگذار، مبدل کد برای یک نشانگر هفت بخش، مالتی پلکسر، جمع کننده.
2 اطلاعات نظری مختصر
2.1 رسیور (رمزگشا)
رمزگشا (رمزگشا) برای تبدیل کد باینری موقعیتی n بیتی به یک سیگنال خروجی واحد در یکی از خروجی های 2n استفاده می شود. برای هر ترکیب ورودی سیگنال، 1 در یکی از خروجی ها ظاهر می شود.بنابراین، می توان از یک سیگنال واحد در یکی از خروجی ها برای قضاوت در مورد کلمه رمز ورودی استفاده کرد. جدول حقیقت برای رمزگشای دو ورودی در جدول 2.1 نشان داده شده است.
جدول 2.1 - جدول حقیقت یک رمزگشای دو بیتی
| x1 | x2 | y0 | y1 | y2 | y3 |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 |
برای ساخت مدار رمزگشا مطابق جدول حقیقت، از تکنیکی که در کار آزمایشگاهی شماره 1 که در غرفه LESO2 انجام شده است، استفاده خواهیم کرد. برای مثال یک دستگاه باید 4 خروجی داشته باشد. برای هر خروجی، یک عبارت بولی بنویسید. بر اساس SDNF:
y0 = x1 x2
y1 = x1 x2
y2 = x1 x2
با استفاده از این سیستم عبارات، ساخت مداری از رمزگشای مورد نیاز آسان است (شکل 2.1).
شکل 2.1 - طرح رمزگشا نام گرافیکی مرسوم چنین رمزگشایی در شکل 2.2 نشان داده شده است.
شکل 2.2 - تعیین گرافیکی مشروط رمزگشا 2.2 رمزگذار (رمزگذار)
رمزگذار عملکرد مخالف رمزگشا (رمزگشا) را انجام می دهد، یعنی یک کد 2n بیتی باینری غیر موقعیتی (واحد) را به یک کد موقعیتی n بیتی تبدیل می کند. هنگامی که یک سیگنال به یکی از ورودی ها اعمال می شود، کد باینری مربوطه در خروجی تولید می شود. بیایید جدول حقیقت رمزگذار را برای n = 2 بسازیم.
جدول 2.2 - جدول حقیقت رمزگذار برای n = 2
| x1 | x2 | x3 | x4 | y1 | y0 |
| 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 1 | 1 |
ما یک رمزگذار را سنتز می کنیم. برای انجام این کار، سیستم توابع خود را می نویسیم:
y1 = x1 x2 x3 x4 + x1 x2 x3 x4
y0 = x1 x2 x3 x4 + x1 x2 x3 x4
شکل 2.3 - طرح رمزگذار 
شکل 2.4 - نامگذاری گرافیکی مرسوم رمزگذار 2.3 مبدل کد برای نشانگر 7 قطعه
پرکاربردترین مبدل های کد برای نمایشگرهای دیجیتالی شناخته شده اند. به عنوان مثال، یک مبدل از یک کد باینری موقعیتی 4 بیتی به ارقام اعشاری. یک نشانگر هفت بخش وجود دارد و با کمک آن باید ده رقم را برجسته کنید.
شکل 2.5 - نشانگر هفت بخش بدیهی است که کد باینری باید حداقل 4 بیت داشته باشد (2 ^ 4 = 16، که بیش از 10 است). بیایید یک جدول حقیقت برای عملکرد چنین مبدلی گرد آوری کنیم.
جدول 2.3 - جدول حقیقت مبدل
| عدد | کد باینری 8-4-2-1 | آ | ب | v | جی | د | ه | f | |||
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 2 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 3 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 4 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 5 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 8 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
با استفاده از TI، ایجاد سیستمی از توابع ویژه برای همه خروجی ها، یعنی. SDNF، آن را کوچک کنید و یک نمودار شماتیک ترسیم کنید.
شکل 2.6 - تعیین گرافیکی مشروط مبدل کد 2.4 مولتی پلکسر
مالتی پلکسر دستگاهی است که اجازه می دهد یکی از 2 ^ n ورودی اطلاعات X را به یک خروجی Y تحت عمل n سیگنال کنترل (آدرس) سوئیچ کنید. روی تصویر. 2.7 نمودار عملکردی ساده شده یک مالتی پلکسر را بر اساس کلیدهای الکترونیکی ایده آل نشان می دهد.
شکل 2.7 - طرح یک مالتی پلکسر روی کلیدهای الکترونیکی ایده آل در مدارهای دیجیتال، کنترل کلیدها با استفاده از سطوح منطقی الزامی است. بنابراین، انتخاب دستگاهی که بتواند عملکردهای یک کلید الکترونیکی را با کنترل سیگنال دیجیتال انجام دهد، مطلوب است. بیایید سعی کنیم عناصر منطقی را که قبلاً برای ما آشنا هستند "اجبار" کنیم تا به عنوان یک کلید الکترونیکی کار کنند. TI عنصر منطقی "AND" را در نظر بگیرید. در این حالت یکی از ورودی های عنصر منطقی «AND» به عنوان ورودی اطلاعات یک کلید الکترونیکی و ورودی دیگر به عنوان ورودی کنترل در نظر گرفته می شود. از آنجایی که هر دو ورودی دروازه AND معادل هستند، مهم نیست که کدام ورودی کنترل باشد. اجازه دهید X ورودی کنترل و Y ورودی اطلاعات باشد. برای سادگی استدلال، بسته به سطح سیگنال منطقی در ورودی کنترل X، TI را به دو قسمت تقسیم می کنیم.
جدول 2.4 - جدول حقیقت
| y | ایکس | خارج |
| 0 0 |
0 1 |
0 0 |
| 1 1 |
0 1 |
0 1 |
جدول حقیقت به وضوح نشان می دهد که اگر یک سطح منطقی صفر به ورودی کنترل X اعمال شود، سیگنال اعمال شده به ورودی Y به خروجی خروجی منتقل نمی شود. هنگامی که یک واحد منطقی به ورودی کنترل X اعمال می شود، سیگنالی که به ورودی Y می رسد در خروجی خروجی ظاهر می شود. این بدان معنی است که دروازه AND می تواند به عنوان یک کلید الکترونیکی استفاده شود. در این مورد، مهم نیست که کدام یک از ورودی های عنصر AND به عنوان ورودی کنترل و کدام - به عنوان ورودی اطلاعات استفاده می شود. تنها ترکیب خروجی های عناصر "AND" در یک خروجی مشترک باقی مانده است. این کار با استفاده از عنصر منطقی "OR" به همان روشی که هنگام ساخت یک مدار با استفاده از جدول حقیقت دلخواه انجام می شود. نسخه حاصل از مدار سوئیچ با کنترل سطوح منطقی در شکل 2.8 نشان داده شده است.
شکل 2.8 - نمودار شماتیک یک مالتی پلکسر ساخته شده بر روی عناصر منطقی در مدارهای نشان داده شده در شکل های 2.7 و 2.8، می توانید همزمان چندین ورودی را به یک خروجی روشن کنید. با این حال، این معمولا منجر به عواقب غیر قابل پیش بینی می شود. علاوه بر این، ورودی های زیادی برای کنترل چنین سوئیچ مورد نیاز است، بنابراین یک رمزگشای باینری معمولاً در مالتی پلکسر گنجانده می شود، همانطور که در شکل 2.9 نشان داده شده است. این طرح به شما امکان می دهد سوئیچینگ ورودی های اطلاعات مالتی پلکسر را با استفاده از کدهای باینری ارائه شده به ورودی های کنترل آن کنترل کنید. تعداد ورودی های اطلاعات در چنین مدارهایی مضربی از توان دو انتخاب می شود.
شکل 2.9 - نمودار شماتیک یک مالتی پلکسر باینری کنترل شده تعیین گرافیکی مرسوم یک مالتی پلکسر 4 ورودی با کنترل کد باینری در شکل 2.10 نشان داده شده است. ورودی‌های A0 و A1 ورودی‌های کنترل مالتی پلکسر هستند که آدرس سیگنال ورودی اطلاعاتی را که به ترمینال خروجی مالتی پلکسر Y متصل می‌شود، تعیین می‌کنند. سیگنال‌های ورودی اطلاعات عبارتند از: X0، X1، X2 و X3.
شکل 2.10 - تعیین گرافیکی معمولی یک مالتی پلکسر 4 ورودی در نام گذاری گرافیکی معمولی، نام ورودی های اطلاعات A، B، C و D با نام های X0، X1، X2 و X3 جایگزین می شود و نام Out با نام Y جایگزین می شود. این نام ورودی های مالتی پلکسر است. و خروجی ها در ادبیات داخلی بیشتر دیده می شود. ورودی های آدرس دارای برچسب A0 و A1 هستند.
ویژگی های پیاده سازی مولتی سورها در زبان Verilog را می توانید در مقاله بخوانید:
معماری FPGA قسمت 2. مالتی پلکسر
2.5 جمع کننده
جمع کننده یک واحد کامپیوتری برای جمع کردن اعداد باینری است. ساخت جمع کننده های باینری معمولاً با جمع کننده مدول 2 شروع می شود.
مدول جمع کننده 2
مدار جمع کننده مدول 2 همان مدار انحصاری "OR" است.
جدول 2.5 - جدول حقیقت مود جمع کننده 2
| x1 | x2 | y |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
یک عبارت منطقی که جمع کننده مدول 2 را توصیف می کند:
y = x1 x2 + x1 x2
شکل 2.11 - تعیین گرافیکی مشروط مدول جمع کننده 2 بر اساس معادله منطقی که این عنصر را توصیف می کند، می توانید یک مدار را ترکیب کنید:
شکل 2.12 - طرح مدول جمع کننده 2 جمع کننده مدول 2 جمع آوری انتقال را انجام می دهد. یک جمع کننده باینری معمولی باید حمل را در نظر بگیرد، بنابراین مدار برای تولید انتقال به بیت بعدی مورد نیاز است. جدول صدق چنین مداری که نیم جمع کننده نامیده می شود، در جدول 2.6 نشان داده شده است.
جدول 2.6 - جدول حقیقت نیم جمع کننده
| آ | ب | اس | P0 |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
اینجا آو ب- مقررات؛
اس- مجموع
P0- انتقال به مهم ترین بیت (حمل خروجی Pout).
بیایید سیستمی از توابع ویژه برای نیم جمع کننده بنویسیم:
S = A B + A B
P0 = A B
شکل 2.13 - نمودار شماتیک که جدول صدق یک نیم جمع کننده را پیاده سازی می کند 
شکل 2.14 - تصویر نیم جمع کننده روی نمودارها تمام جمع کننده.
مدار نیم جمع کننده انتقالی را به مهم ترین بیت ایجاد می کند، اما نمی تواند انتقال از بیت کم اهمیت را در نظر بگیرد. هنگام اضافه کردن اعداد باینری چند رقمی، لازم است سه رقم در هر رقم اضافه شود - 2 عبارت و یک واحد حمل از رقم PI قبلی.
| PI | آ | ب | اس | PO |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
PI- ورودی 1 انتقال از بیت قبلی،
PO- خروجی 1 انتقال به مهم ترین بیت.
بر اساس جدول حقیقت، سیستمی از توابع ویژه برای هر خروجی می نویسیم:
S = A B PI + A B PI + A B PI + A B PI
PO = A B PI + A B PI + A B PI + A B PI
در نتیجه، یک مدار جمع کننده کامل به دست می آوریم (شکل 2.15).
شکل 2.15 - نمودار شماتیکی که جدول حقیقت یک جمع کننده یک بیتی کامل باینری را پیاده سازی می کند. 
شکل 2.16 - تصویر یک جمع کننده کامل باینری یک بیتی روی نمودارها
| تئوری سوالات |
3 وظیفه برای کار
3.1 اصل عملکرد رسیور 2*4 را بررسی کنید
FPGA را مطابق با شکل 3.1 پیکربندی کنید. سوئیچ های S7 و S8 را به ورودی های X0 و X1 و نشانگرهای LED LED5، LED6، LED7، LED8 را به خروجی های Y0، Y1، Y2، Y3 وصل کنید. برای این کار ورودی ها و خروجی های رسیور را به پایه های مربوطه FPGA متصل کنید.
شکل 3.1 - طرح رمزگشا با ارائه تمامی ترکیبات ممکن از سطوح منطقی به ورودی های X0، X1 با استفاده از کلیدهای S7، S8 و مشاهده وضعیت نشانگرهای LED LED5، LED6، LED7، LED8، جدول حقیقت رمزگشا را پر کنید.
جدول 3.1 - جدول رسیور
| x1 | x2 | y0 | y1 | y2 | y3 |
| 0 | 0 | ||||
| 0 | 1 | ||||
| 1 | 0 | ||||
| 1 | 1 |
3.2
اصل عملکرد رمزگذار 4x2 را بررسی کنید
FPGA را مطابق شکل 3.2 پیکربندی کنید.
شکل 3.2 - طرح یک رمزگذار 4x2 سوئیچ های S8، S7، S6، S5 را به ورودی های X1، X2، X3، X4 و LED های LED8، LED7 را به خروجی های Y0، Y1 وصل کنید. برای این کار ورودی ها و خروجی های رسیور را به پایه های مربوطه FPGA متصل کنید. با ارائه تمامی ترکیبات ممکن از سطوح منطقی به ورودی های X1, X2, X3, X4 با استفاده از کلیدهای S8, S7, S6, S5 و رعایت حالات نشانگرهای LED LED7, LED8، جدول حقیقت رمزگذار را پر کنید.
جدول 3.2 - جدول حقیقت رمزگذار
| x1 | x2 | x3 | x4 | y1 | y0 |
| 1 | 0 | 0 | 0 | ||
| 0 | 1 | 0 | 0 | ||
| 0 | 0 | 1 | 0 | ||
| 0 | 0 | 0 | 1 |
3.3 عملکرد مبدل کد را برای نشانگر هفت بخش بررسی کنید.
جدول صدق مبدل کد را بسازید (جدول 3.3).
مدار نشان داده شده در شکل 3.3 را مونتاژ کنید.
جدول 3.3 - جدول حقیقت مبدل
| x3 | x2 | x1 | x0 | آ | ب | سی | دی | E | اف | جی |
| 0 | 0 | 0 | 0 | |||||||
| 0 | 0 | 0 | 1 | |||||||
| 0 | 0 | 1 | 0 | |||||||
| 0 | 0 | 1 | 1 | |||||||
| 0 | 1 | 0 | 0 | |||||||
| 0 | 1 | 0 | 1 | |||||||
| 0 | 1 | 1 | 0 | |||||||
| 0 | 1 | 1 | 1 | |||||||
| 1 | 0 | 0 | 0 | |||||||
| 1 | 0 | 0 | 1 |
شکل 3.3 - طرح مبدل کد برای نشانگر هفت بخش با استفاده از کلیدهای S8، S7، S6، S5، ترکیب کدهای مختلف برای ورودی های X0، X1، X2، X3 اعداد نمایش داده شده روی نشانگر را تعیین می کنند. بر اساس نتایج آزمایش، جدول 3.4 را پر کنید.
جدول 3.4 - جدول توصیف عملکرد مبدل کد برای نشانگر هفت بخش
| x3 | x2 | x1 | x0 | خواندن شاخص |
| 0 | 0 | 0 | 0 | |
| 0 | 0 | 0 | 1 | |
| 0 | 0 | 1 | 0 | |
| 0 | 0 | 1 | 1 | |
| 0 | 1 | 0 | 0 | |
| 0 | 1 | 0 | 1 | |
| 0 | 1 | 1 | 0 | |
| 0 | 1 | 1 | 1 | |
| 1 | 0 | 0 | 0 | |
| 1 | 0 | 0 | 1 |
3.4 عملکرد مالتی پلکسر 4x1 را بررسی کنید
FPGA را مطابق با شکل 3.4 پیکربندی کنید.
شکل 3.4 - طرح یک مالتی پلکسر 4x1 با تنظیم متناوب تمام ترکیب های کد ممکن در ورودی های آدرس A و B، تعداد کانال های سوئیچ شده را تعیین کنید. تعداد کانال سوئیچ شده با اتصال متناوب به ورودی های X0، X2، X3، X4 سطح واحد منطقی و نظارت بر خروجی Y تعیین می شود. جدول 3.5 را پر کنید.
جدول 3.5 - جدولی که عملکرد مالتی پلکسر را توصیف می کند
3.5 مدار جمع کننده را کاوش کنید
FPGA را مطابق شکل 3.5 پیکربندی کنید. اینجا سنجاق, نفخبه ترتیب ورودی و خروجی واحد انتقال، آو ب- مقررات، اس- مجموع
شکل 3.5 - مدار جمع کننده جدول صدق جمع کننده را پر کنید (جدول 3.6).
جدول 2.7 - جدول حقیقت جمع کننده کامل
| سنجاق | ب | آ | نفخ |
| 0 | 0 | 0 | |
| 0 | 0 | 1 | |
| 0 | 1 | 0 | |
| 0 | 1 | 1 | |
| 1 | 0 | 0 | |
| 1 | 0 | 1 | |
| 1 | 1 | 0 | |
| 1 | 1 | 1 |
- هدف، واقعگرایانه.
- طرح هایی برای مطالعه رمزگشا، رمزگذار، مبدل کد برای نشانگر هفت بخش، مالتی پلکسر، جمع کننده.
- جداول حقیقت برای هر مدار
- نتیجه گیری برای هر کار
5 سوال تستی
- رسیور چگونه کار می کند؟
- چگونه یک رمزگشا با عرض بیت دلخواه را سنتز کنیم؟
- اسکرامبلر چگونه کار می کند؟
- مبدل کد برای نشانگر هفت بخش چگونه کار می کند؟
- نشانگر هفت بخش چگونه کار می کند؟
- مالتی پلکسر چگونه کار می کند؟
- مالتی پلکسر چگونه در آزمایشگاه آزمایش شد؟
- جمع کننده چگونه کار می کند؟
- جدول حقیقت رمزگذار را رسم کنید.
- واحد حمل چیست؟
یک جدول حقیقت که منطق عملیاتی را توصیف می کند در زیر نشان داده شده است.
L-سطح پایین
H-سطح بالا
X کم یا زیاد است، تفاوتی ندارد
اگر یک دقیقه بنشینید و بچسبانید، می توانید بفهمید که اینجا چیز پیچیده ای وجود ندارد =) لازم به ذکر است که سطح فعال در خروجی پایین است. علاوه بر ورودی-خروجی ها، دو پایه فعال وجود دارد فعال کردنشامل شده توسط منطقی و... رمزگشا تنها زمانی عملکرد خود را انجام می دهد که هر دو پایه روی زمین باشند.
IMHO، تنها اشکال این است که در هر لحظه از زمان فقط یکی از خروجی ها می تواند سطح فعال داشته باشد. بنابراین، اگر نیاز به روشن کردن چندین خروجی به طور همزمان دارید، باید کنترل پویا را متصل کنید.
$ regfile = "attiny13.dat"
کریستال = 1000000 دلار
پیکربندی پورت = خروجی
Portb = & B00001111
100 منتظر
Portb = & B00001110
100 منتظر
Portb = & B00001101
100 منتظر
Portb = & B00001100
100 منتظر
Portb = & B00001011
100 منتظر
Portb = & B00001010
100 منتظر
Portb = & B00001001
100 منتظر
Portb = & B00001000
100 منتظر
Portb = & B00000111
100 منتظر
Portb = & B00000110
100 منتظر
Portb = & B00000101
100 منتظر
Portb = & B00000100
100 منتظر
Portb = & B00000011
100 منتظر
Portb = & B00000010
100 منتظر
Portb = & B00000001
100 منتظر
پورت = و B00000000
100 منتظر
حلقه
در اینجا چیزی است که شما با آن به پایان می رسانید:
بر اساس رمزگشا، می توانید یک بسط دهنده برای صفحه کلید بسازید و بنابراین 16 دکمه را در اختیار بگیرید که 5 پین میکروکنترلر را اشغال می کند. به عنوان مثال، در اینجا یک مثال ساده برای attiny2313 آورده شده است:
در حلقه اصلی، برنامه ای اجرا می شود، به عنوان مثال، یک LED چشمک زن. هنگامی که تایمر سرریز می شود، یک وقفه رخ می دهد، صفحه کلید در کنترل کننده وقفه اسکن می شود و اگر دکمه فشار داده شود، سطح پایینی روی پایه PortB.7 ظاهر می شود. با دانستن اینکه در چه لحظه ای فشار داده شده است، می توانید شماره دکمه فشرده شده را دریابید. ما این شماره را از طریق UART ارسال خواهیم کرد:
$ regfile = "attiny2313.dat"
کریستال = 1000000 دلار
باد = 1200 دلار
دیم ام به عنوان بایت
کم نور n به عنوان بایت
پیکربندی پورت = خروجی
پیکربندی Portb.7 = ورودی
پیکربندی پورت 2 = خروجی
پیکربندی تایمر 1 = تایمر، پیش مقیاس = 8 سرریز تایمر هر 0.5 ثانیه
روی صفحه کلید Timer1:
وقفه ها را فعال کنید
Timer1 را فعال کنید
انجام دادن "*** ما برنامه اصلی را انجام می دهیم ***
Portd.2 = 1
صبر کنید 1
Portd.2 = 0
صبر کنید 1
حلقه
پایان
صفحه کلید:
برای M = 0 تا 15 مرحله 1
پورت = م
اگر پین 7 = 0 سپس "اگر دکمه فشار داده شد
N = M "نگاه کن در چه لحظه ای فشار داده شد
M = 0
چاپ N "ما شماره دکمه را چاپ می کنیم
برگشت "و از حلقه خارج شوید
پایان اگر "اگر فشاری وجود نداشته باشد، ما اسکن را تا انتها ادامه خواهیم داد
10 صبر می کند
بعدی M
برگشت بازگشت به حلقه اصلی برنامه
رمزگشاها به شما امکان می دهند یک نوع کد باینری را به دیگری تبدیل کنید. به عنوان مثال، باینری موقعیتی را به اکتال خطی یا هگزادسیمال تبدیل کنید. تبدیل طبق قوانین شرح داده شده در جداول حقیقت انجام می شود، بنابراین ساخت رمزگشاها دشوار نیست. برای ساخت رمزگشا می توانید از قوانین استفاده کنید.
رمزگشا اعشاری
مثالی از توسعه مدار رمزگشا از دودویی به اعشاری را در نظر بگیرید. کد اعشاری معمولاً به صورت یک بیت در هر رقم اعشاری نمایش داده می شود. کد اعشاری دارای ده رقم است، بنابراین ده خروجی رمزگشا برای نمایش یک رقم اعشار مورد نیاز است. سیگنال از این پین ها می تواند اعمال شود. در ساده ترین حالت، می توانید به سادگی رقم نشان داده شده را در بالای LED امضا کنید.
میز 1.جدول صدق رسیور اعشاری.
| ورودی ها | خروجی ها | ||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 8 | 4 | 2 | 1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
ریز مدارهای رمزگشا در نمودارهای شماتیک در شکل 2 نشان داده شده است. این شکل تعیین یک رمزگشای باینری-اعشاری را نشان می دهد که نمودار شماتیک داخلی کامل آن در شکل 1 نشان داده شده است.
شکل 2. نامگذاری گرافیکی مرسوم رمزگشای باینری-اعشاری
به همین ترتیب می توانید نمودار شماتیکی برای هر رسیور دیگر (رمزگشا) دریافت کنید. رایج ترین طرح ها رمزگشاهای اکتال و هگزادسیمال هستند. در حال حاضر، چنین رمزگشاها عملاً برای نشان دادن استفاده نمی شوند. اساساً چنین رمزگشاها به عنوان بخشی جدایی ناپذیر از ماژول های دیجیتال پیچیده تر استفاده می شوند.
رسیور هفت بخش
اغلب برای نمایش ارقام اعشاری و هگزادسیمال استفاده می شود. تصویری از یک نشانگر هفت بخش و نام بخش های آن در شکل 3 نشان داده شده است.
شکل 3. تصویر نشانگر هفت بخش و نام بخش های آن
برای نمایش عدد 0 در چنین نشانگری کافی است بخش های a، b، c، d، e، f را روشن کنید. برای نمایش، اعداد "1" بخش های نور b و c. به همین ترتیب، می توانید تصاویری از سایر ارقام اعشاری یا هگزادسیمال دریافت کنید. تمام ترکیبات این گونه تصاویر را کد هفت بخش می نامند.
بیایید جدول حقیقت رمزگشا را بسازیم، که کد باینری را به یک هفت بخش تبدیل می کند. بگذارید قطعات با پتانسیل صفر مشتعل شوند. سپس جدول صدق رسیور هفت قطعه ای شکل نشان داده شده در جدول 2 را به خود می گیرد. مقدار خاص سیگنال ها در خروجی رسیور به خروجی ریز مدار بستگی دارد. بعداً در فصل نمایش انواع مختلف اطلاعات به این نمودارها نگاه خواهیم کرد.
جدول 2. جدول حقیقت یک رسیور هفت بخش
| ورودی ها | خروجی ها | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 8 | 4 | 2 | 1 | آ | ب | ج | د | ه | f | g |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
مطابق با اصول ساخت یک جدول صدق دلخواه از یک جدول صدق دلخواه، ما یک نمودار شماتیک از یک رمزگشای هفت قطعه ای بدست می آوریم که جدول صدق نشان داده شده در جدول 2 را پیاده سازی می کند. در حال توسعه یک مدار نمودار شماتیک حاصل از رمزگشای هفت قطعه ای در شکل 4 نشان داده شده است.
رمزگذاری / رمزگشا
Scramblers.
رمزگذار (که رمزگذار نیز نامیده می شود) وسیله ای است که اعداد اعشاری را به یک سیستم اعداد باینری تبدیل می کند. اجازه دهید رمزگذار دارای m ورودی با اعداد اعشاری (0، 1، 2، 3، ...، m - 1) و n خروجی باشد. اعمال یک سیگنال به یکی از ورودی ها منجر به ظاهر شدن یک عدد باینری n بیتی در خروجی های مربوط به تعداد ورودی تحریک شده می شود.
شکل 5.17
شکل 5.18
بدیهی است که ساخت رمزگذارهایی با تعداد بسیار زیاد ورودی m دشوار است، بنابراین از آنها برای تبدیل اعداد اعشاری نسبتا کوچک به باینری استفاده می شود. تبدیل اعداد اعشاری بزرگ با روش های ارائه شده در کتاب مرجع "سیستم های اعداد" انجام می شود.
Scrambler ها به طور گسترده در دستگاه های مختلف برای ورود اطلاعات به سیستم های دیجیتال استفاده می شوند. چنین دستگاه هایی را می توان به یک صفحه کلید مجهز کرد که هر کلید آن با ورودی رمزگذار خاصی مرتبط است. هنگامی که کلید انتخاب شده فشار داده می شود، سیگنالی به ورودی خاصی از رمزگذار ارسال می شود و در خروجی آن یک عدد باینری ظاهر می شود که مربوط به کاراکتر حک شده روی کلید است.
| جدول 5.5 |
||||
| اعشاری | کد باینری 8421 |
|||
| x 8 | x 4 | x 2 | x 1 |
|
| جدول 5.6 |
||||
| کد ورودی 8421 | عدد |
|||
| x 8 | x 4 | x 2 | x 1 |
|
در شکل 5.17 یک تصویر نمادین از یک رمزگذار را نشان می دهد که اعداد اعشاری 0، 1، 2، ...، 9 را به نمایش باینری در کد 8421 تبدیل می کند. نماد CD از حروف موجود در کلمه انگلیسی CODER تشکیل شده است. در سمت چپ، 10 ورودی نشان داده شده است که با اعداد اعشاری 0، 1، ...، 9 مشخص شده اند. در سمت راست، خروجی های رمزگذار نشان داده شده است: اعداد 1، 2، 4، 8 نشان دهنده ضرایب وزن ارقام باینری متناظر هستند. به خروجی های فردی
از روی میز. مطابقت 5.5 بین کدهای اعشاری و باینری، نتیجه این است که متغیر x 1 در گذرگاه خروجی 1 دارای یک سطح گزارش است. 1، اگر یکی از متغیرهای ورودی y 1, y 3, y 5, y 7, y 9 دارای این سطح باشد. بنابراین، x 1 = y l / y 3 / y 5 / y 7 / y 9.
برای سایر خروجی ها x 2 = y 2 / y 3 / y 6 / y 7; x 4 = y 4 / y 5 / y 6 / y 7; x 8 = y 8 / y 9.
این سیستم از عبارات منطقی با مدار در شکل 1 مطابقت دارد. 5.18، الف. در شکل 5.18، b طرح رمزگذار را روی عناصر OR-NOT نشان می دهد.
Scrambler بر اساس عبارات زیر ساخته شده است:
در این حالت رمزگذار دارای خروجی معکوس است.
هنگام اجرای رمزگذار بر روی عناصر AND-NOT، باید از سیستم عبارات منطقی زیر استفاده شود:
در این حالت، عرضه مقادیر معکوس به ورودی ها ارائه می شود، یعنی برای به دست آوردن نمایش دودویی یک رقم اعشاری خاص در خروجی، لازم است یک گزارش به ورودی مربوطه ارسال شود. 0 و به ورودی های دیگر - log 1. مدار رمزگذار، ساخته شده بر روی عناصر NAND، در شکل نشان داده شده است. 5.18، ج.
روش توصیف شده را می توان برای ساخت اسکرامبلرهایی استفاده کرد که اعداد اعشاری را با استفاده از هر کد باینری به نمایش باینری تبدیل می کنند.
رمزگشاها
رمزگشاها (همچنین رمزگشا نامیده می شوند) برای تبدیل اعداد باینری به اعداد اعشاری کوچک استفاده می شوند. ورودی های رمزگشا برای تامین اعداد باینری در نظر گرفته شده اند، خروجی ها به ترتیب با اعداد اعشاری شماره گذاری می شوند. هنگامی که یک عدد باینری به ورودی ها اعمال می شود، یک سیگنال در یک خروجی مشخص ظاهر می شود که تعداد آن با عدد ورودی مطابقت دارد.
رمزگشاها به طور گسترده مورد استفاده قرار می گیرند. به ویژه، آنها در دستگاه هایی استفاده می شوند که اعداد یا متن خروجی را از یک دستگاه دیجیتال روی کاغذ چاپ می کنند. در چنین دستگاه هایی، یک عدد باینری، با ورود به ورودی رمزگشا، باعث می شود که یک سیگنال در یک خروجی مشخص ظاهر شود. این سیگنال کاراکتر مربوط به عدد باینری ورودی را چاپ می کند.
در شکل 5.19، و یک تصویر نمادین از رمزگشا نشان داده شده است. نماد DC از حروف کلمه انگلیسی DECODER تشکیل شده است. در سمت چپ ورودی هایی هستند که با وزن های کد باینری مشخص شده اند. در سمت راست - خروجی ها، شماره گذاری شده با اعداد اعشاری، مربوط به ترکیب های فردی کد باینری ورودی. در هر خروجی یک سطح log تشکیل می شود. 1 با ترکیبی کاملاً تعریف شده از کد ورودی.
همانطور که در شکل نشان داده شده است، رسیور می تواند ورودی های پارافاز برای تغذیه همراه با متغیرهای ورودی وارونگی آنها داشته باشد. 5.19، ب.
با توجه به روش ساخت، رمزگشاهای خطی و مستطیلی متمایز می شوند.
رمزگشای خطی
ساخت رمزگشا را در نظر بگیرید که تبدیل ارائه شده در جدول را انجام می دهد. 5.6.
|
|
|
| (5.22) | (5.23) |
مقادیر متغیرهای خروجی با عبارات منطقی زیر تعیین می شود:
در رمزگشای خطی، متغیرهای خروجی مطابق (5.22) یا (5.23) تشکیل می شوند. هنگام اجرای رمزگشا بر روی عناصر و استفاده از (5.23)، دریافت وارونگی توابع خروجی. در این حالت، هر ترکیب کد ورودی با سطح گزارش مطابقت دارد. 0 در یک خروجی کاملاً تعریف شده، خروجی های باقیمانده در سطح ورود تنظیم می شوند. 1. در شکل. 5.20 ساختار رمزگشای ساخته شده بر روی عناصر NAND و نمایش آن در مدارها را نشان می دهد. ساختار دارای ویژگی های معمولی برای رمزگشاهای یکپارچه است:
برای کاهش تعداد ورودی ها، ایجاد وارونگی متغیرهای ورودی در خود رمزگشا انجام می شود.
شکل 5.20
شکل 5.21
اینورترهای اضافی که مستقیماً به ورودی‌ها متصل می‌شوند، بار رسیور را در مدارهای ورودی آن کاهش می‌دهند.
یک رمزگشای 16 خروجی برای رمزگشایی همه ترکیب‌های ممکن کد باینری 8421 چهار بیتی را می‌توان از دو رمزگشای 10 خروجی مورد بحث ساخت. در شکل 5.21 ساختار چنین رمزگشایی را نشان می دهد. هر کدام از رسیورها از 8 خروجی استفاده می کنند که 16 خروجی مورد نیاز را تشکیل می دهند (y 0, y 1, ..., y 15).
برنج 5.22
رسیور مستطیلی
اجازه دهید اصل ساخت یک رسیور مستطیلی را با استفاده از مثال رمزگشا با 4 ورودی و 16 خروجی در نظر بگیریم.
بیایید متغیرهای ورودی x 8، x 4، x 2، x 1 را به دو گروه از دو متغیر تقسیم کنیم: x 8، x 4، و x 2، x 1. همانطور که در شکل نشان داده شده است، از هر جفت متغیر به عنوان متغیرهای ورودی یک رمزگشا خطی جداگانه برای چهار خروجی استفاده می کنیم. 5.22، الف. متغیرهای خروجی رمزگشاهای خطی با عبارات منطقی زیر تعریف می شوند:
این رسیورها به عنوان اولین مرحله رسیور عمل می کنند.
متغیرهای خروجی y 0، y 1، ...، y 15 رمزگشای مستطیلی را می توان با عبارات منطقی، با استفاده از متغیرهای خروجی y "0، ...، y" 3 و y "" 0، ... نشان داد. , y "" 3 خط رسیور:
این عملیات منطقی در یک رمزگشای مرحله دوم جداگانه به نام ماتریس و متشکل از دو عنصر ورودی انجام می شود. در شکل 5.22، b یک تصویر معمولی از یک رمزگشای ماتریسی را نشان می دهد، که در آن دو گروه از ورودی های مشخص شده با اعداد اعشاری برای اتصال به خروجی های دو مرحله اولیه رمزگشایی استفاده می شود. در شکل 5.22، در ساختار یک رسیور مستطیلی با استفاده از نمادهای رمزگشاهای خطی و ماتریسی ارائه شده است.
رمزگشاهای مستطیلی با بیش از دو مرحله قابل ساخت هستند.
استفاده از رمزگشای مستطیلی ممکن است سودمندتر از استفاده از رمزگشای خطی در مواردی باشد که تعداد ورودی‌ها زیاد است و استفاده از عناصر با تعداد ورودی‌های زیادی برای ساخت یک رمزگشا خطی نامطلوب است. با این حال، عبور سیگنال ها به صورت متوالی از چندین مرحله در یک رمزگشا مستطیلی منجر به تأخیر انتشار بیشتر سیگنال در آن می شود.
| جدول 5.7 |
|||||||
| کد 8421 | کد 2421 |
||||||
| x 4 | x 3 | x 2 | x 1 | y 4 | y 3 | y 2 | y 1 |
مبدل کد
در دستگاه های دیجیتال، اغلب لازم است اطلاعات عددی از یک سیستم باینری به سیستم دیگر (از یک کد باینری به کد دیگر) تبدیل شود. نمونه ای از چنین تبدیلی، تبدیل اعداد از یک کد باینری 8421 است که در آن عملیات حسابی انجام می شود، به یک کد باینری 2 از 5 برای انتقال از طریق یک خط ارتباطی. این کار توسط دستگاه هایی به نام مبدل کد انجام می شود. برای تبدیل کدها می توانید از دو روش استفاده کنید:
بر اساس تبدیل کد باینری اصلی به اعشاری و سپس تبدیل نمایش اعشاری به کد باینری مورد نیاز.
بر اساس استفاده از یک وسیله منطقی از نوع ترکیبی که مستقیماً این تبدیل را اجرا می کند.
روش اول از نظر ساختاری با اتصال رمزگشا و رمزگذار اجرا می شود و در مواردی که امکان استفاده از رمزگشاها و رمزگذارهای استاندارد در یک طرح یکپارچه وجود دارد، راحت است.
اجازه دهید روش دوم را با جزئیات بیشتری با استفاده از مثال‌های خاص تبدیل کدهای باینری در نظر بگیریم.
دگرگونیکد 8421 vکد 2421.
اجازه دهید متغیرهای مربوط به تک تک بیت‌های کد 8421، x 4، x 3، x 2، x 1 را برای کد 2421 y 4، y 3، y 2، y 1 مشخص کنیم. جدول 5.7 مطابقت ترکیبات هر دو کد را نشان می دهد.
هر یک از متغیرهای y 4, y 3, y 2, y 1 را می توان تابعی از آرگومان های x 4, x 3, x 2, x 1 در نظر گرفت و بنابراین می توان از طریق این آرگومان ها با عبارت منطقی مربوطه نمایش داد. برای به دست آوردن این عبارات منطقی، متغیرهای y 4, y 3, y 2, y 1 را با جداول صدق در قالب جدول Weich نشان می دهیم (شکل 5.24.1).
|
|
|
| برنج 5.23 | برنج 5.24 |
|
|
برنج 5.24.1
بیایید شکل حداقلی عبارات منطقی را که از طریق عملیات AND، OR، NOT و از طریق عملیات AND-NOT نشان داده می شود، بدست آوریم:
در شکل 5.23 ساختار منطقی مبدل کد را نشان می دهد که بر روی عناصر AND-NOT با استفاده از عبارات منطقی به دست آمده ساخته شده است.
دگرگونیکد 2421 vکد 8421.
برای اجرای این تبدیل (برعکس آنچه در بالا در نظر گرفته شد)، باید عبارات منطقی برای متغیرهای x 4, x 3, x 2, x 1 با استفاده از متغیرهای y 4, y 3, y 2, y 1 به دست آوریم. استدلال ها
|
برنج 5.24.2 |
جداول Weich برای متغیرهای x 4، x 3، x 2، x 1 در شکل نشان داده شده است. 5.24.2. عبارات منطقی برای متغیرهای x 4، x 3، x 2، x 1:
ساختار منطقی مبدل در شکل نشان داده شده است. 5.24.
مبدل برای نشانگر دیجیتال
یکی از روش های نشان دادن دیجیتال به شرح زیر است.
| جدول 5.10 |
|||||||||||
| اعشاری | کد باینری 8421 | حالت عناصر (z 1، ...، z 7) و |
|||||||||
| x 4 | x 3 | x 2 | x 1 | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
|
| y 1 | y 2 | y 3 | y 4 | y 5 | y 6 | y 7 |
|||||
همانطور که در شکل نشان داده شده است هفت عنصر مرتب شده اند. 5.25، الف. هر عنصر بسته به مقدار متغیر منطقی مربوطه که درخشش آن را کنترل می کند، می تواند روشن شود یا روشن نشود. با درخشش عناصر در ترکیبات خاص، می توانید تصویری از ارقام اعشاری 0، 1، 9 دریافت کنید (شکل 5.25.b).
ارقام اعشاری که باید نمایش داده شوند معمولاً در کد باینری مشخص می شوند. این مشکل تشکیل متغیرهای منطقی y 1, y 2, ..., y 7 را برای کنترل عناصر منفرد در دستگاه نمایشگر ایجاد می کند. جدول صدق این متغیرها در جدول 5.10 نشان داده شده است.
برنج 5.25
هنگام ساخت جدول، شرایط زیر پذیرفته شد: اگر یک عنصر نشانگر روشن باشد، به این معنی است که در حالت log است. 1، اگر لغو شد، در حالت ثبت است. 0; عنصر به گونه ای کنترل می شود که سطح بالا ثبت شود. 1 در برخی از ورودی نشانگر باعث خاموش شدن عنصر مربوطه می شود (یعنی برای اینکه عنصر i خاموش شود و z i = 0 باشد، لازم است سیگنال کنترل y i = l به ورودی نشانگر اول ارسال شود). بنابراین، y i = i. به عنوان مثال، برای برجسته کردن عدد 0، لازم است عنصر هفتم (z 7 = 0) خاموش شود و بقیه عناصر در حالت درخشان باقی بمانند. بنابراین، در این حالت، سیگنال کنترل y 7 = l، بقیه سیگنال های کنترل y l، ...، y 6 باید دارای یک سطح log باشند. 0.
|
|
برنج 5.26
تشکیل سیگنال های کنترلی توسط یک دستگاه منطقی انجام می شود که برای سنتز آن در شکل. 5.26 جداول حقیقت به صورت جداول ویچ به صورت جداگانه برای هر متغیر y l, ..., y 7 ساخته می شوند. دستگاه سنتز شده دستگاهی با چندین خروجی است و برای به دست آوردن حداقل مدار لازم است در جداول ویچ حداقل مناطقی که سلول های حاوی 1 در هر هفت جدول را پوشش می دهند ساخته شود. ساخت این مناطق دارای ویژگی های زیر است. در جداول متغیر برای 5 و y 6 از ناحیه 1 و V استفاده شده است که در جداول برای سایر متغیرها استفاده می شود. اگر به جای این مناطق در جداول متغیرهای y 5 و y 6، مناطقی با پوشش سلولی زیاد بسازیم، باعث افزایش تعداد کل مناطق و در نتیجه افزایش تعداد عناصر منطقی مورد نیاز می شود. برای تشکیل عبارات منطقی مربوط به آنها. مناطق انتخاب شده با عبارات منطقی زیر مطابقت دارند:
اکنون نوشتن عبارات منطقی برای مقادیر خروجی y l، ...، y 7 آسان است:
مدار مبدل ساخته شده مطابق با این عبارات در شکل نشان داده شده است. 5.25، ج.
| جدول 5.12 |
|||
| نوع عنصر منطقی | تعداد عناصر موجود در محفظه ریز مدار | تعداد عناصر در مبدل | تعداد موارد ریز مدار |
| اینورترها | |||
| عناصر NAND دو ورودی | |||
| عناصر NAND سه ورودی | |||
| عناصر NAND چهار ورودی | |||
| تعداد کل موارد ریز مدار | 5 5 / 12 |
||
بیایید تعداد ریز مدارهای مورد نیاز برای ساخت یک مبدل را تعیین کنیم. در این مورد، باید در نظر داشت که چندین عنصر منطقی ممکن است در مورد ریز مدارهای صنعتی وجود داشته باشد. جدول 12 محاسبه تعداد موارد ریز مدار را نشان می دهد.
