Pojednostavljena interna arhitektura tipičnog 8-bitnog mikroprocesora prikazana je na slici 3. Struktura mikroprocesora može se podijeliti na tri glavna dijela:

1) Registri za privremeno skladištenje komandi, podataka i adresa;

2) Aritmetičko-logička jedinica (ALU), koji implementira aritmetičke i logičke operacije;

3) Kontrolna i vremenska šema- obezbeđuje izbor komandi, organizuje funkcionisanje ALU, obezbeđuje pristup svim registrima mikroprocesora, percipira i generiše eksterne upravljačke signale.

Slika 3 - Pojednostavljena interna arhitektura 8-bitnog mikroprocesora

Kao što se vidi iz dijagrama, procesor se zasniva na registrima, koji se dijele na specijalne (posebne namjene) i registre opšte namjene.

Brojač programa (PC)- registar koji sadrži adresu sljedećeg komandnog bajta. Procesor mora znati koja će se instrukcija sljedeće izvršiti.

Baterija- registar koji se koristi u velikoj većini naredbi za logičku i aritmetičku obradu; on je i izvor jednog od bajtova podataka potrebnih za ALU operaciju i mjesto gdje se nalazi rezultat ALU operacije.

Registar karakteristika (ili registar zastavice) sadrži informacije o unutrašnjem stanju mikroprocesora, posebno o rezultatu posljednje ALU operacije. Registar zastavica nije registar u uobičajenom smislu, već je jednostavno skup kvačica okidača (zastavica gore ili dolje. Obično postoje zastavice za nulu, prelivanje, negativne i noseće zastavice.

Pokazivač steka (SP)- prati poziciju steka, tj. sadrži adresu njegove posljednje korištene ćelije. Stack- način organizovanja skladištenja podataka.

Registar komandi sadrži trenutni komandni bajt, koji dekodira dekoder komande.

Eksterne magistralne linije su izolovane od internih magistralnih linija sa baferima, a glavni unutrašnji elementi povezani su brzom internom magistralom podataka.

Da bi se poboljšale performanse višeprocesorskog sistema, funkcije centralne procesorske jedinice mogu se rasporediti na nekoliko procesora. Da bi pomogao centralnom procesoru, često se uvodi računar koprocesori, fokusiran na efektivno izvođenje bilo koje specifične funkcije. Široko rasprostranjena matematičke i grafičke, koprocesori I/O, rasterećenje centralnog procesora od jednostavnih, ali brojnih operacija interakcije s vanjskim uređajima.

U sadašnjoj fazi, glavni pravac povećanja produktivnosti je razvoj višejezgarni procesori, tj. kombinovanje dva ili više procesora u jednom paketu za obavljanje nekoliko operacija paralelno (istovremeno).

Vodeće kompanije u razvoju i proizvodnji procesora su Intel i AMD.

18. Perspektive razvoja mikroprocesorskih sistema.

Mikroprocesor je centralni uređaj (ili skup uređaja) računara (ili računarskog sistema) koji izvodi aritmetičke i logičke operacije određene programom za konverziju informacija, kontroliše proces računanja i koordinira rad sistemskih uređaja (memorije, sortiranje, ulaz-izlaz, priprema podataka, itd.). ).

Trenutni nivo razvoja mikroprocesorske tehnologije dostigao je takav nivo da u roku od 5 godina dolazi do promjene dvije ili tri generacije mikroprocesora. Prema predviđanjima analitičara, do 2012. godine broj tranzistora u mikroprocesoru će dostići 1 milijardu, frekvencija takta će se povećati na 10 GHz, a performanse će dostići 100 milijardi op/s.

Stoga je pri odabiru hardverske i softverske platforme potrebno uzeti u obzir trendove razvoja koji omogućavaju minimiziranje troškova nadogradnje i podrške ažuriranom softveru.

Mnogo je zajedničkog u arhitekturi modernih mikroprocesora različitih proizvodnih kompanija. U prethodnim generacijama mikroprocesora, sa ograničenom količinom hardverskih resursa, svaki programer mikroprocesora je odabrao niz arhitektonskih i strukturnih metoda za poboljšanje performansi, zbog kojih je ovaj mikroprocesor morao da nadmaši druge. U modernim uvjetima, veliki broj tranzistora na čipu omogućava primjenu svih poznatih metoda za povećanje produktivnosti u jednom mikroprocesoru, samo u skladu sa njihovom kompatibilnošću.

Razmatranje specifičnih familija mikroprocesora različitih proizvođača potvrđuje opšte trendove u njihovom razvoju: povećanje frekvencije takta, povećanje volumena i propusnosti memorijskog podsistema, povećanje broja paralelno operativnih uređaja.

mikroprocesorska arhitektura

Koncept mikroprocesora

Pojava tehnologije integrisanih kola- nova faza u razvoju računarske tehnologije. Kao rezultat razvoja procesora baziranih na mikročipovima, veličina i oblik digitalnih računara su značajno smanjeni.

Mikroprocesor (MP) je softverski kontrolisan uređaj koji je dizajniran za obradu digitalnih informacija i kontrolu procesa ove obrade i napravljen je u obliku jednog ili više velikih integrisanih kola (LSI).

Koncept velikog integrisanog kola trenutno nije jasno definisan. Ranije se vjerovalo da bi mikro kola koja sadrže više od 1000 elemenata na čipu trebala biti uključena u ovu klasu. Zaista, prvi mikroprocesori se uklapaju u ove parametre. Na primjer, 4-bitni procesorski dio kompleta mikroprocesora K584, proizveden kasnih 1970-ih, sadržavao je oko 1500 elemenata. Sada, kada mikroprocesori sadrže desetine miliona tranzistora i njihov broj se stalno povećava, LSI ćemo shvatiti kao funkcionalno složeno integrirano kolo.

Stepen integracije kola (u GOST):

Integrisano kolo sa niskim stepenom integracije<10 транзисторов;

Šema sa srednjim stepenom integracije< 100 транзисторов;

Veliko integrisano kolo (LSI) > 100 tranzistora (~1000 tranzistora)

Mikroprocesorski sistem (MPS) je funkcionalno zaokružen proizvod koji se sastoji od jednog ili više uređaja, čiju osnovu čini mikroprocesor.

Mikroprocesor se odlikuje velikim brojem parametara i svojstava, budući da je, s jedne strane, funkcionalno složen računarski uređaj, as druge strane, elektronski uređaj, proizvod elektronske industrije.

Tipovi mikroprocesorskih arhitektura

Kao sredstvo računarske tehnologije, mikroprocesor se odlikuje prvenstveno svojim arhitektura, odnosno skup softverskih i hardverskih svojstava koja se pružaju korisniku. Ovo uključuje komandni sistem, tipove i formate obrađenih podataka, načine adresiranja, broj i distribuciju registara, principe interakcije sa RAM-om i eksternim uređajima (karakteristike sistema za prekide, direktan pristup memoriji, itd.).

Prema svojoj arhitekturi, mikroprocesori se dijele na nekoliko tipova (slika 3).

Rice. 3. Klasifikacija mikroprocesora

Mikroprocesori opšte namene

Mikroprocesori opšte namene dizajnirani su za rješavanje problema digitalne obrade različitih vrsta informacija od inženjerskih proračuna do rada sa bazama podataka koje nisu vezane strogim ograničenjima vremena izvršavanja zadatka. Ova klasa mikroprocesora je najpoznatija. Uključuje tako dobro poznate mikroprocesore kao što su Pentium serija MP iz Intela i Athlon porodica MP iz AMD-a.

Karakteristike univerzalnih mikroprocesora:

Kapacitet: određen maksimalnim kapacitetom celobrojnih podataka obrađenih u 1 ciklusu, odnosno kapacitetom aritmetičko-logičke jedinice (ALU);

Vrste i formati obrađenih podataka;

Komandni sistem, načini adresiranja operanda;

Kapacitet RAM-a koji se može direktno adresirati: određen širinom adresne magistrale;

Frekvencija eksterne sinhronizacije. Za frekvenciju sinhronizacije obično je naznačena njena maksimalna moguća vrijednost, na kojoj je zajamčen rad kruga. Za funkcionalno složena kola, koja uključuju mikroprocesore, ponekad je naznačena i minimalna moguća frekvencija sinhronizacije. Smanjenje frekvencije ispod ove granice može uzrokovati kvar kola. Istovremeno, u onim MP aplikacijama u kojima nije potrebna velika brzina, smanjenje frekvencije sinhronizacije je jedan od načina za uštedu energije. U velikom broju modernih mikroprocesora, kada se frekvencija smanji, on prelazi u "sleep mode", u kojem zadržava svoje stanje. Učestalost sinhronizacije unutar iste arhitekture omogućava vam da uporedite performanse mikroprocesora. Ali različite arhitektonske odluke utiču na performanse mnogo više od frekvencije;

Performanse: Određuju se korišćenjem specifičnih merila, sa skupom merila izabranih da pokriju, koliko god je to moguće, različite karakteristike mikroarhitekture procesora koje utiču na performanse.

Univerzalni mikroprocesori se obično dijele na CISC i RISC mikroprocesore. CISC mikroprocesori (računanje kompletnog skupa instrukcija) uključuju čitav klasični skup instrukcija sa široko razvijenim modovima adresiranja operanda. Ovoj klasi pripadaju, na primjer, mikroprocesori tipa Pentium. Istovremeno, RISC mikroprocesori (reduciran skup instrukcija računarstvo) koriste, kako slijedi iz definicije, smanjen broj instrukcija i načina adresiranja. Ovdje, prije svega, treba izdvojiti takve mikroprocesore kao što su Alpha 21x64, Power PC. Broj instrukcija u sistemu instrukcija je najočitija, ali danas ne i najvažnija razlika u ovim oblastima razvoja univerzalnih mikroprocesora. Razmotrićemo i druge razlike dok proučavamo karakteristike njihove arhitekture.

Osobine arhitekture modernih poslanika

Jedna od glavnih karakteristika MP je tip njegove arhitekture.

Arhitektura mikroprocesora obuhvata sistem komandi i metoda adresiranja, mogućnost kombinovanja izvršavanja komandi u vremenu, prisustvo dodatnih uređaja u mikroprocesoru, principe i načine njegovog rada itd.

Kada se pokušava klasifikovati arhitekture modernih mikroprocesora, neizbežno se javlja problem vezan za brz i brz razvoj njihovih proizvodnih tehnologija. U svakoj fazi razvoja mikroprocesora, zbog različitih mogućnosti elementarne baze i preferencija proizvođača, dominira određeni međusobno povezani skup arhitektonskih ideja. U budućnosti, ove ideje se mogu kombinovati sa drugima i predstavljati drugačiju arhitekturu. Iz ovih razloga, klasifikacija predložena u nastavku neće u potpunosti odražavati trenutni nivo razvoja MP arhitektura.

ispod arhitekture MP Uobičajeno je da se razumije ukupnost ideja o sastavu njegovih komponenti, organizaciji razmjene informacija unutar MP i sa vanjskim okruženjem, implementiranih sistemom komandi.

Definirajte pojmove:

mikroarhitektura;

Makroarhitektura

mikroprocesorska mikroarhitektura- ovo je hardverska organizacija i logička struktura mikroprocesora, registara, upravljačkih kola, aritmetičko-logičkih jedinica, uređaja za skladištenje i informacionih puteva koji ih povezuju.

Makroarhitektura- ovo je sistem komandi, tipovi obrađenih podataka, načini adresiranja i principi rada mikroprocesora.

Općenito, arhitektura mikroprocesora se može klasificirati prema sljedećim kriterijima.

1. Po broju obrađenih tokova podataka

Prema broju obrađenih tokova podataka, svi postojeći mikroprocesori se uslovno mogu podijeliti u tri klase.

Prva dva su mikroprocesori sa vektorsko-cevovodna arhitektura i asocijativni procesori sa SIMD arhitekturom(Jedna instrukcija-više podataka). U ovim MP-ovima, svi elementi procesora za obradu izvršavaju komande jedne niti, koje izdaje jedan zajednički kontrolni uređaj. Uglavnom, sve arhitekture koje se razmatraju u nastavku odnose se posebno na SIMD arhitekturu.

Može se pripisati i treća klasa poslanika, raspoređena po ovom kriterijumu klasifikacije višeprocesorski sistemi sa MIMD arhitekturom(Višestruke instrukcije-više podataka). Takva arhitektura istovremeno rukuje mnogim tokovima podataka sa više tokova instrukcija.

2. Prema zadacima koje treba riješiti:

Prema zadacima koje treba riješiti razlikuju se registar arhitektura mikroprocesora, stog mikroprocesorska arhitektura , arhitektura mikroprocesora, orijentisan na memoriju.

Registrirajte arhitekturu mikroprocesora(arhitektura tipa "registarski registar") - određuje prisustvo dovoljno velikog registarskog fajla unutar LSI mikroprocesora. Ovaj fajl formira memorijsko polje sa proizvoljnim snimanjem i pronalaženjem informacija. Mikroprocesori sa arhitekturom registra su veoma efikasni u rešavanju naučnih i tehničkih problema. To je zbog velike brzine super-brze RAM-a (SRAM), koja vam omogućava da efikasno koristite mogućnosti velike brzine aritmetičko-logičke jedinice. Međutim, pri prelasku na rješavanje upravljačkih problema, efikasnost takvih mikroprocesora se smanjuje, jer je prilikom prebacivanja programa potrebno isprazniti i učitati SRAM registre.

Arhitektura mikroprocesora steka − omogućava kreiranje memorijskog polja sa uređenim nizom snimanja i preuzimanja informacija. Ova arhitektura je efikasna za rukovanje potprogramima, što je neophodno za rešavanje složenih problema upravljanja, ili kada se radi sa jezicima visokog nivoa. Čuvanje povratnih adresa omogućava efikasnu obradu ugniježđenih sekvenci potprograma na steku. Međutim, stog na mikroprocesorskom čipu sa malim kapacitetom informacija brzo se prelije, a stog velikog kapaciteta zahtijeva značajne resurse. Implementacija steka u RAM-u rješava ove probleme.

Arhitektura mikroprocesora fokusirana na RAM(arhitektura tipa "memorija-memorija") - obezbeđuje veliku brzinu i veliki informacioni kapacitet radnih registara i steka kada su organizovani u RAM. Ova arhitektura je klasifikovana kao "memorija memorija", budući da se u MP sa takvom arhitekturom svi obrađeni brojevi nakon operacije u mikroprocesoru ponovo vraćaju u memoriju, a ne pohranjuju u radne registre.

Potonja arhitektura je dobila najveću rasprostranjenost. Ovo posebno važi za sisteme u realnom vremenu i sisteme za obradu podataka koji su orijentisani na upotrebu u sistemima upravljanja.

3. Po vrsti naredbi koje se obrađuju.

Prema vrsti obrađenih naredbi razlikuju se dvije klase - RISC(Reduce Instruction Set Computer) MP arhitektura sa kratkim setom instrukcija i CISC(Complete Instruction Set Computer) MP arhitektura sa proširenim skupom komandi. Ova karakteristika se može pripisati arhitekturi EPSKI(Izričito paralelno računanje instrukcija) - arhitektura sa proračunima sa eksplicitnim paralelizmom instrukcija.

Kriterijum za optimizaciju skupa instrukcija prvih procesora bio je da se minimizira dužina programa za rješavanje traženih problema. Istovremeno su uvedene instrukcije koje su koristile i registre i memorijske ćelije kao operande, kao i složene šeme generisanja adresa pomoću indeksnih registara. Skup naredbi bio je ograničen na formate "registrovni registar, registar", "memory register" i "register memory". U vezi sa navedenim i činjenicom da kompajleri nisu u stanju da efikasno koriste složene instrukcije, formiran je koncept procesora sa smanjenim skupom instrukcija - RISC procesori. Pojavu RISC procesora olakšale su i posebnosti arhitekture cjevovodnih procesora: prisustvo odvojenih skupova instrukcija za rad s memorijom i odvojenih skupova instrukcija za pretvaranje informacija u registre procesora. Svaka takva naredba je jednolično podijeljena na mali broj faza sa istim vremenom izvršenja (dohvaćanje naredbe, dekodiranje naredbe, izvršenje, snimanje rezultata). Ovo, zauzvrat, omogućava izgradnju efikasnog procesorskog cevovoda sposobnog da proizvede rezultat izvršenja sledeće instrukcije u svakom ciklusu.

Glavne karakteristike RISC koncepta su:

– ista dužina komandi;

– isti format komande;

– samo registri mogu biti operandi naredbi;

- komande izvode samo jednostavne radnje;

- prisustvo velikog broja registara opšte namene (RON) (RON može koristiti bilo koji tim);

- prisustvo transportera;

– izvršavanje naredbe ne duže od jednog ciklusa;

– jednostavno adresiranje.

RISC procesori uključuju MIPS, SPARC, PowerPC, DEC Alpha, HP PA-RISC, Intel 960, AMD 29000, itd.

Očigledno je da su RISC procesori efikasni tamo gdje se strukturne metode smanjenja vremena pristupa glavnoj memoriji mogu produktivno koristiti. Ako program generiše nasumične nizove adresa za pristup memoriji i svaka jedinica podataka se koristi samo za izvršavanje jedne instrukcije, tada je u stvari performansa procesora određena vremenom koje je potrebno za pristup glavnoj memoriji. U ovom slučaju, upotreba smanjenog skupa instrukcija samo pogoršava efikasnost, a CISC procesori su optimalniji u smislu performansi.

Za razliku od RISC procesora, u CISC procesorima, po pravilu, instrukcije imaju mnogo različitih formata i zahtevaju različit broj memorijskih ćelija za njihovo predstavljanje. Ovo određuje tip instrukcije tokom njenog dešifrovanja tokom izvršavanja i, generalno, komplikuje uređaj za kontrolu procesora i sprečava da se frekvencija takta poveća na nivo koji je dostižan u RISC procesorima zasnovanim na istoj bazi elemenata. CISC skup instrukcija često sadrži, na primjer, instrukcije petlje, instrukcije za pozivanje potprograma i povratne upute, složeno adresiranje, koje omogućava jednoj instrukciji pristup složenim strukturama podataka. Glavni nedostatak CISC-a je velika složenost implementacije procesora pri niskim performansama. Primeri CISC procesora su porodica Motorola 680x0 i Intel procesori od 8086 do Pentium 4.

Uprkos ovim nedostacima, CISC procesori trenutno dominiraju MP tržištem. To je zbog činjenice da se razvoj mikroprocesora odvija uz stalnu želju da se održi kontinuitet softvera (SW).

Međutim, očuvanje softverskog kontinuiteta i postojeći zahtjevi za povećanjem performansi MP su u suprotnosti. Da bi riješili ovu kontradikciju, vodeći proizvođači MP-a su implementirali uspješan pokušaj rješavanja problema povećanja performansi u okviru CISC arhitekture. Održavajući kontinuitet u komandnom sistemu sa CISC mikroprocesorima, programeri su kreirali nove uređaje koristeći elemente RISC arhitekture. U mikroprocesor je ugrađen hardverski prevodilac koji pretvara instrukcije CISC mikroprocesora u instrukcije internog RISC procesora. U ovom slučaju, jedna instrukcija iz složenog skupa može generirati do četiri instrukcije RISC procesora. Tipičan primer ovakvih "mešovitih" poslanika su najnoviji MP iz AMD-a i Intela.

Trenutno, prema programerima - Intel i Hewlett-Packard, arhitektura od istog značaja kao CISC i RISC je EPIC arhitektura.

Karakteristike EPIC arhitekture su:

– veliki broj registara; skalabilnost arhitekture na veliki broj funkcionalnih uređaja;

– Eksplicitni paralelizam u mašinskom kodu; traženje zavisnosti između komandi ne vrši procesor, već kompajler;

– Predikacija – komande iz različitih grana uslovnog grananja su opremljene predikatnim poljima (poljima uslova) i rade se paralelno;

EPIC procesori uključuju Merced, koji je razvio Intel, i McKinley, koji je razvio HP.

4. Po vrsti naredbi koje se izvršavaju.

Prema vrsti izvršnih naredbi razlikuju se skalar procesori i vektor procesori.

Klasifikacija po ovoj osnovi je opravdana tipom komandi koje se izvršavaju. Ako su ulazni operandi MP instrukcije i njen rezultat cjelobrojni operandi ili operandi s pomičnim zarezom (skalari), tada je takav MP klasifikovan kao skalarni MP. Istovremeno, MP obezbeđuje više od jednog cevovoda, što vam omogućava da istovremeno izvršite više od jedne različite instrukcije (naredbe). Prvi put implementiran u Pentium MP (2 cjevovoda po 5 stupnjeva svaki), Pentium Pro MP već ima 3 cjevovoda.

Ako su ulazni operandi obrađene MP instrukcije i, eventualno, rezultat vektor (niz) brojeva, tada je takav MP vektor (ili vektorski cjevovod). Pojava vektorskih instrukcija i, shodno tome, vektorskih procesora, nastala je zbog želje da se ubrza obrada nizova podataka eliminacijom vremena utrošenog na dohvaćanje i dekodiranje instrukcija za obradu koje su iste za sve komponente ulaznih nizova.

5. Ako je moguće, paralelna obrada podataka.

Ako je moguće, dodjeljuje se paralelna obrada podataka superskalar, duga instrukcijska riječ (VLIW), višenit mikroprocesori.

Moderni mikroprocesori sadrže deset ili više procesorskih jedinica, od kojih je svaka cevovod. U slučaju efikasnog opterećenja paralelno operativnih uređaja, moguće je dobiti više rezultata operacija predstavljenih skalarima u jednom ciklusu.

Efikasno učitavanje paralelnih cevovoda obezbeđuje ili hardver procesora, ili kompajler, ili hardver i kompajler zajedno. Kompajlatori koriste sofisticiranu tehniku ​​za izdvajanje paralelizma iz sekvencijalnih programa. Hardver mikroprocesora je fokusiran na alokaciju jednostavnijih oblika paralelizma, uključujući i prirodne.

Prilikom prikaza internog paralelizma mikroprocesorske obrade podataka na arhitektonskom nivou u skupu instrukcija, razlikuju se dva ekstremna pristupa.

Prvi pristup je da sistem instrukcija ne sadrži nikakve naznake paralelne obrade unutar procesora. Takvi procesori pripadaju klasi superskalar. Takav naziv, s jedne strane, razlikuje ove procesore od vektorskih procesora, as druge strane, naglašava unutrašnji paralelizam svojstven ovim procesorima, koji daje nekoliko skalarnih rezultata u jednom ciklusu takta.

Za razliku od skalarnih MP-ova, ova arhitektura obezbeđuje najmanje jedan dodatni cevovod, koji u jednoj od faza uključuje nekoliko paralelnih izvršnih jedinica koje izvode "spekulativno" izvršavanje instrukcija.

U superskalarnim procesorima, u okviru modela sekvencijalnih programa, realizuje se paralelno izvršavanje instrukcija ovih programa. Nakon izdvajanja serijskog toka naredbi, između naredbi se uspostavljaju samo stvarno potrebne ovisnosti podataka. Istovremeno, da bi se sačuvao redosled kada dođe do prekida, pohranjuje se dovoljno informacija o redosledu komandi u originalnom programu.

Tipičan superskalarni procesor bira instrukcije i ispituje ih dok se izvršavaju. Ova radnja se provodi u cilju identifikacije i obrade naredbi prijelaza, identifikacije tipa naredbe za njeno dalje usmjeravanje prema odgovarajućoj izvršnoj jedinici ili u memorijski bafer. Efikasnost upotrebe superskalarnih arhitektura, po pravilu, ograničena je prisustvom uslovnih skokova u programima. To dovodi do naglog povećanja zahtjeva za resursima i ograničava broj izvršnih naredbi. Smatra se da je granica paralelizacije u superskalarnoj obradi pokretanje 7-8 komandi istovremeno za izvršenje u svakom ciklusu takta.

Rice. 12.1 Struktura superskalarnog mikroprocesora

Slika 12.1 prikazuje glavne komponente superskalarnog mikroprocesora. Funkcionalni moduli takvog MP-a su moduli za izvođenje operacija s pomičnim zarezom (FPU) i operacija s fiksnim zarezom (ALU), uređaj za učitavanje/snimanje, registarske datoteke, zasebna keš memorija za komande i podatke, kao i pomoćni moduli koji obezbjeđuju dinamičko raspoređivanje računskog procesa, povezivanje uređaja sa keš memorijom drugog nivoa, blok preuređivanja instrukcija i blok preliminarne dešifrovanja.

Drugi pristup prikazivanju unutrašnjeg paralelizma obrade podataka svojstvenog mikroprocesoru na arhitektonskom nivou u skupu instrukcija u potpunosti otvara korisniku sve mogućnosti paralelne obrade. U posebno određenim poljima naredbe, svakom od uređaja za paralelnu obradu dodijeljena je radnja koju uređaj treba da izvrši. Takvi procesori se nazivaju procesori duge instrukcijske riječi (VLIW)..

Prednosti VLIW-a su sljedeće. Prvo, kompajler može efikasnije ispitati zavisnosti između instrukcija i izabrati instrukcije koje će se izvršavati paralelno nego što je to moguće sa hardverom superskalarnog procesora koji je ograničen veličinom prozora za izvršavanje.

Drugo, VLIW procesor ima jednostavniji kontrolni uređaj i potencijalno može imati veću brzinu takta.

Međutim, VLIW procesori imaju ozbiljan faktor koji smanjuje njihove performanse. Ovo su instrukcije grananja zavisne od podataka čije vrednosti postaju poznate tek u toku izračunavanja.

Red komandi VLIW procesora ne može biti jako velik zbog kompajlerovog nedostatka informacija o zavisnostima koje se dinamički formiraju tokom izvršavanja. Ovaj nedostatak onemogućava mogućnost preuređenja operacija u VLIW procesoru. Osim toga, takav procesor zahtijeva veliku memoriju imena, više ulaznih registarskih datoteka i veliki broj unakrsnih veza. Također je moguće zaustaviti kada se tokom izvršenja dogodi situacija koja se razlikuje od stanja u vrijeme kada je plan izvršenja generiran (na primjer, došlo je do promašaja keš memorije tokom izvršenja).

Superskalarni mikroprocesori i mikroprocesori sa dugom instrukcijskom riječi imaju jedan programski brojač i stoga se mogu nazvati jednonitnim. Ovaj pristup ograničava performanse računske strukture.

Dalje povećanje performansi MP trenutno je povezano sa statičkom i dinamičkom analizom koda kako bi se identifikovao paralelizam na nivou programskih segmenata. Istovremeno, za paralelno izvršavanje komande jednog ili više programa, u mikroprocesor se uvodi više brojača komandi i druge dodatne opreme. Takvi mikroprocesori sa više brojača instrukcija nazivaju se multithreaded.

Višenitna arhitektura rješava problem zastoja funkcionalnih jedinica procesora zbog nemogućnosti izvršavanja sljedeće instrukcije. Ovo se postiže prelaskom na drugu registarsku datoteku. Kao rezultat toga, procesor prima druge podatke za nastavak proračuna, prelazeći na izvršenje druge niti (procesa).

Višenitni procesor može izvršavati procese koji pripadaju jednom ili više programa. Ako procesor izvršava jedan program, onda se govori o njegovoj izvedbi, ako više programa - o propusnosti.

Kao rezultat upotrebe takvih procesora, performanse MP-a, ceteris paribus, mogu se povećati deset puta.

6. Po vrsti memorije koja se koristi (prema broju korištenih sabirnica).

Prema vrsti korištene memorije Princeton arhitektura, (von Neumannova arhitektura ili arhitektura jednog sabirnice), Harvard arhitektura (arhitektura sa dva autobusa), SHARC arhitektura ( arhitektura superharvarda, pomoću posebnog prekidača sabirnice).

Jednostruki autobus ili Princeton arhitektura- arhitektura sa zajedničkom, jedinstvenom magistralom za podatke i komande, a samim tim i jednom zajedničkom memorijom za podatke i komande (slika 12.2).

Rice. 12.2. Arhitektura sa zajedničkom sabirnicom podataka i komandi.

Dual bus ili Harvard arhitektura razlikuje se po prisustvu zasebne memorije podataka i zasebne memorije komandi sa sopstvenim magistralama (slika 12.3).

Rice. 12.3. Arhitektura sa odvojenim sabirnicama podataka i komandi.

Arhitektura sa odvojenim sabirnicama podataka i komandi je prilično komplikovana, primorava procesor da radi istovremeno sa dva toka koda, da istovremeno servisira razmenu na dve magistrale. Program se može staviti samo u memoriju instrukcija, podaci se mogu staviti samo u memoriju podataka. Ovako uska specijalizacija ograničava opseg zadataka koje rješava sistem, jer ne pruža mogućnost fleksibilne preraspodjele memorije. Memorija podataka i memorija instrukcija u ovom slučaju nisu prevelike, pa je upotreba sistema sa ovom arhitekturom obično ograničena na ne previše složene zadatke.

Super Harvard Arhitektura (SHARC)(Slika 12.4) je primer harmonične kombinacije principa izgradnje distribuiranih i povezanih sistema, kombinujući jednostavnost i efikasnost skaliranja distribuiranih sistema sa pogodnošću programiranja sistema sa deljenom memorijom.

SHARC mikroprocesor kombinuje jezgro za obradu s pomičnim zarezom visokih performansi, interfejs host procesora, DMA kontroler, serijske portove, komunikacione veze i zajedničku magistralu.

Prekidač sabirnice povezuje jezgro procesora sa nezavisnim I/O procesorom, memorijom sa dva ulaza i portom sabirnice višeprocesorskog sistema.

Rice. 12.4. Super Harvard Architecture (SHARC).

7. Po proizvođaču

Po proizvođaču se mogu razlikovati sljedeće glavne klase MP:

Mikroprocesori sa x86 arhitekturom:

- Intel MP: i8086, i80286, i80386, i80486, Pentium (P5), Pentium Pro (P6) linija i procesori zasnovani na njoj Pentium II, Pentium III, Pentium 4 (i njihova pojednostavljena verzija Celerona), Pentium M i druge varijante ovih MP-a , Merced (P7) i poboljšani modeli IA-64;

- NexGen MP: modeli linije Nx586, Nx686 i drugi modeli objavljeni zajedno sa AMD-om;

- AMD MP: K5, K6 (K6-II), K7 (Athlon (Duron) linija), porodica Hammer;

- Cyrix MP: 5x86, 6x86, 6x86MX i WinChip, WinChip2, VIA Cyrix III modeli nakon spajanja sa VIA; ;

- poslanik Transmeta: Porodica Crusoe - TM3120, TM 5400, TM 8000, itd.;

Mikroprocesori sa Power PC arhitekturom:

- MT od strane Motorola i IBM: Power PC 603, 604, 620, 750/740 (G3), G4, G5, Power PC 970, Power 3, Power 4;

Mikroprocesori sa Alpha arhitekturom:

- MP kompanije DEC: Alfa linija (21064, 21164, 21264, 21364 ( kompanije HP)).

Mikroprocesori sa SPARC arhitekturom:

- MP kompanije Sun Microsystems: SPARC linija (Micro SPARC, Super SPARC, Hiper SPARC i 64-bit Ultra SPARC MP).

Mikroprocesori sa MAJC arhitekturom:

- Sun MP: linija MAJC (MAJC5200, MAJC5200+)

Mikroprocesori sa PA arhitekturom:

- MP kompanije HP: PA-8000, PA-8500, PA-8700, PA-8800 (Mako), PA-8900.

Mikroprocesori sa MIPS arhitekturom

- MP kompanije Silikonska grafika: MIPS R-x linija (R10000, R12000, R14000, R16000, R18000, R20000).

Dakle, trenutno postoji mnogo vrsta arhitektura. Istorijski gledano, arhitektura procesora je nastala na osnovu očekivanog skupa zadataka koji je trebalo da se izvršavaju na ovim procesorima i kontinuiteta programa koji se rešavaju. Danas, raspoloživi hardverski resursi omogućavaju da se u jednom procesoru sakupe sve poznate arhitektonske tehnike za poboljšanje performansi, samo u skladu sa međusobnom kompatibilnošću. Stoga je, prema nekim modernim naučnicima, najvjerovatnije, pojava arhitekture jednog procesora još uvijek prilično daleko.

2. Trendovi u razvoju modernog MT

Analiza specifičnih familija mikroprocesora različitih proizvođača potvrđuje opšte trendove u njihovom razvoju: povećanje frekvencije takta, povećanje volumena i propusnog opsega memorijskog podsistema i povećanje broja paralelno operativnih uređaja. Kumulativna realizacija rekordnih vrijednosti u jednom mikroprocesoru za sve ove trendove je nemoguća zbog fundamentalnih fizičkih ograničenja, kao i zbog ograničenja u procesu proizvodnje i ekonomskih ograničenja cijene jednog mikroprocesora i mikroelektronske proizvodnje u cjelini. Stoga je svaki specifičan tip mikroprocesora rezultat mnogih kompromisa koje su napravili njegovi kreatori. Razmotrimo detaljnije suštinu ovih kompromisa na primjerima uporedne analize razvoja familija mikroprocesora.

Uvod

1.3 Pregled postojećih tipova arhitektura mikroprocesora

2. Upravljački uređaj

3. Karakteristike softvera i kontrole mikroprograma

4. Načini adresiranja

Zaključak

Bibliografija

Proces ljudske interakcije sa kompjuterima traje više od 40 godina. Donedavno su u ovom procesu mogli učestvovati samo stručnjaci - inženjeri, matematičari - programeri, operateri. Poslednjih godina došlo je do dramatičnih promena u oblasti računarske tehnologije. Zahvaljujući razvoju i uvođenju mikroprocesora u strukturu računara, pojavili su se mali personalni računari laki za korišćenje. Situacija se promijenila, uloga korisnika može biti ne samo informatičar, već i bilo koja osoba, bilo da se radi o školarcu ili domaćici, ljekaru ili učitelju, radniku ili inženjeru. Ovaj fenomen se često naziva fenomenom personalnog računara. Trenutno, globalna flota personalnih računara premašuje 20 miliona.

Zašto je došlo do ovog fenomena? Odgovor na ovo pitanje može se naći ako jasno formulišemo šta je personalni računar i koje su njegove glavne karakteristike. Neophodno je ispravno sagledati samu definiciju "ličnog", to ne znači da računar pripada licu na osnovu ličnih imovinskih prava. Definicija "ličnog" nastala je jer je osoba dobila priliku da komunicira sa računarom bez posredovanja profesionalnog programera, samostalno, lično. U ovom slučaju nije potrebno poznavanje posebnog računarskog jezika. Softverski alati koji postoje u računaru omogućiće povoljan "prijateljski" oblik dijaloga između korisnika i računara.

Trenutno, jedan od najpopularnijih računara postao je model IBM PC i njegova nadograđena verzija IBM PC XT, koji se po arhitekturi, softveru i eksternom dizajnu smatra osnovnim modelom personalnog računara.

Osnova personalnog računara je sistemska jedinica. Organizuje rad, obrađuje informacije, vrši proračune, obezbeđuje komunikaciju između osobe i računara. Od korisnika se ne traži da u potpunosti razumije kako sistemska jedinica radi. Ovo je puno specijalista. Ali on mora znati od kojih se funkcionalnih blokova računar sastoji. Nemamo jasnu predstavu o principu rada unutrašnjih funkcionalnih blokova objekata oko nas - frižidera, plinskog štednjaka, mašine za pranje veša, automobila, ali moramo znati šta je osnova za rad ovih uređaja, koje su mogućnosti njihovih sastavnih blokova.

1. Opće karakteristike arhitekture procesora

1.1 Osnovna struktura mikroprocesorskog sistema

Zadatak upravljanja sistemom je dodijeljen centralnoj procesorskoj jedinici (CPU), koja je preko memorijskih i I/O kanala povezana sa memorijom i I/O sistemom. CPU čita iz memorije instrukcije koje čine program i dekodira ih. U skladu s rezultatom naredbi dekodiranja, preuzima podatke iz memorije ulaznih portova, obrađuje ih i šalje nazad u memoriju ili izlazne portove. Također je moguć unos/izlaz podataka iz memorije na eksterne uređaje i obrnuto, zaobilazeći CPU. Ovaj mehanizam se naziva direktni pristup memoriji (DMA).

Sa stanovišta korisnika, pri izboru mikroprocesora preporučljivo je imati neke generalizovane kompleksne karakteristike mogućnosti mikroprocesora. Programer treba razjasniti i razumjeti samo one komponente mikroprocesora koje se jasno odražavaju u programima i moraju se uzeti u obzir pri razvoju šema i programa za funkcionisanje sistema. Takve karakteristike su definisane konceptom arhitekture mikroprocesora.

1.2 Koncept arhitekture mikroprocesora

Arhitektura tipičnog malog računarskog sistema zasnovanog na mikroračunaru prikazana je na sl. 1. Takav mikroračunar sadrži svih 5 glavnih blokova digitalne mašine: uređaj za unos informacija, kontrolnu jedinicu (CU), aritmetičko-logičku jedinicu (ALU) (koje su deo mikroprocesora), memorijske uređaje (memoriju) i uređaj za izlaz informacija.

Rice. 1. Arhitektura tipičnog mikroprocesora.

Mikroprocesor koordinira rad svih uređaja digitalnog sistema pomoću upravljačke magistrale (SHU). Pored SHU-a, postoji i 16-bitna adresna magistrala (SHA), koja služi za odabir određene memorijske ćelije, ulaznog ili izlaznog porta. 8-bitna informacijska magistrala ili sabirnica podataka (SD) obavlja dvosmjerni prijenos podataka do i od mikroprocesora. Važno je napomenuti da MP može slati informacije u memoriju mikroračunara ili na jedan od izlaznih portova, kao i primati informacije iz memorije ili sa jednog od ulaznih portova.

Memorija samo za čitanje (ROM) u mikroračunaru sadrži neki program (u praksi, program za inicijalizaciju računara). Programi se mogu učitati u memoriju sa slučajnim pristupom (RAM) i sa eksternog uređaja za skladištenje (OVD). Ovo su korisnički programi.

Kao primjer koji ilustruje rad mikroračunara, razmotrite proceduru za čiju implementaciju trebate izvršiti sljedeći niz elementarnih operacija:

1. Pritisnite tipku sa slovom "A" na tastaturi.

2. Stavite slovo "A" u memoriju mikroračunara.

3. Prikažite slovo "A" na ekranu.

Ovo je tipična input-storage-output procedura, čije razmatranje omogućava objašnjenje principa korišćenja nekih uređaja uključenih u mikroračunalo.

Na sl. 2 prikazuje detaljan dijagram izvođenja input-storage-output procedure. Imajte na umu da su komande već učitane u prvih šest memorijskih lokacija. Pohranjeni program sadrži sljedeći lanac naredbi:

1. Unesite podatke sa ulaznog porta 1.

2. Pohranite podatke na memorijsku lokaciju 200.

3. Pošaljite podatke na izlazni port 10.

U ovom programu postoje samo tri komande, iako na Sl. 2, izgleda da ima šest instrukcija u programskoj memoriji. To je zbog činjenice da je tim obično razbijen na dijelove. Prvi dio naredbe 1 u gornjem programu je komanda za unos podataka. Drugi dio naredbe 1 specificira odakle unositi podatke (sa porta 1). Prvi dio naredbe, koji propisuje određenu akciju, naziva se operativni kod (COP), a drugi dio je operand. Opkod i operand smješteni su na odvojenim memorijskim lokacijama programa. Na sl. 2 CPC je pohranjen na lokaciji 100, a kod operanda je pohranjen na lokaciji 101 (port 1); potonji specificira odakle dobiti informacije.

U MP na sl. 2, dodjeljuju se još dva nova bloka - registri: akumulator i komandni registar.

Rice. 2. Dijagram izvođenja input-storage-output procedure

Razmotrite prolaz komandi i podataka unutar mikroračunara koristeći numerisane krugove na dijagramu. Podsjetimo da je mikroprocesor centralni čvor koji kontrolira kretanje svih podataka i izvršavanje operacija.

Dakle, kada se izvodi tipična ulazno-skladišno-izlazna procedura u mikroračunaru, dolazi do sljedećeg slijeda radnji:

1. MP izdaje adresu 100 na adresnu magistralu. Na kontrolnoj magistrali se prima signal koji postavlja programsku memoriju (određeno mikrokolo) u mod čitanja.

2. Programska memorija šalje prvu komandu ("Unesite podatke") preko sabirnice podataka, a MP prima ovu kodiranu poruku. Instrukcija se stavlja u registar instrukcija. MP dekodira (tumači) primljenu komandu i utvrđuje da je za naredbu potreban operand.

3. MP pitanja adresa 101 na SHA; SHU se koristi za stavljanje programske memorije u mod čitanja.

4. Operand "Sa porta 1" se šalje iz programske memorije na SD. Ovaj operand se nalazi u programskoj memoriji na lokaciji 101. Kod operanda (koji sadrži adresu porta 1) se prenosi preko SD do MP i šalje u registar instrukcija. MP sada dekodira punu naredbu ("Unesite podatke sa porta 1").

5. MP, koristeći SHA i SHU povezujući ga sa ulaznim uređajem, otvara port 1. Digitalni kod slova "A" se prenosi u akumulator unutar MP-a i pohranjuje.izvršenje.

6. MP se odnosi na ćeliju 102 na SHA. SHU se koristi za stavljanje programske memorije u mod čitanja.

7. Komandni kod "Zapamti podatke" se šalje u SD i šalje MP, gdje se stavlja u registar komandi.

8. MP dekodira ovu naredbu i utvrđuje da joj je potreban operand. MP pristupa memorijskoj ćeliji 103 i aktivira ulaz za čitanje programskih memorijskih čipova.

9. Kod poruke "U memorijskoj ćeliji 200" se šalje iz programske memorije na SD. MP uzima ovaj operand i stavlja ga u registar instrukcija. Kompletna instrukcija "Spremi podatke na memorijsku lokaciju 200" se preuzima iz programske memorije i dekodira.

10. Sada počinje proces izvršavanja naredbe. MP prosljeđuje adresu 200 na SHA i aktivira ulaz za upisivanje koji se odnosi na memoriju podataka.

11. MP usmjerava informacije pohranjene u akumulatoru u memoriju podataka. Šifra slova "A" se prenosi preko SD i snima u ćeliju 200 ove memorije. Druga komanda je izvršena. Proces memorisanja ne uništava sadržaj akumulatora. Još uvijek sadrži kod za slovo "A".

12. MP pristupa memorijskoj ćeliji 104 da odabere sljedeću instrukciju i stavlja programsku memoriju u mod čitanja.

13. Komandni kod za izlaz podataka se šalje preko SD do MP-a, koji ga stavlja u registar komandi, dešifruje i utvrđuje da je potreban operand.

14. MP izdaje adresu 105 SHA i postavlja programsku memoriju u način čitanja.

15. Iz programske memorije MP preko SD-a prima kod operanda "Na port 10", koji se zatim stavlja u registar komandi.

mikroprocesorska arhitektura- ovo je skup informacija o sastavu njegovih komponenti, organizaciji obrade informacija u njemu i razmjeni informacija sa vanjskim računarskim uređajima, kao i funkcionalnosti mikroprocesora koji izvršava programske komande.

mikroprocesorska struktura- ovo je informacija samo o sastavu njegovih komponenti, vezama između njih, osiguravajući njihovu interakciju. Dakle, arhitektura je općenitiji koncept, koji osim strukture uključuje i ideju funkcionalne interakcije komponenti ove strukture međusobno i sa vanjskim okruženjem.

Osnova svakog MP (Sl. 14) je aritmetičko-logička jedinica ALU, koja vrši obradu informacija – aritmetičke i logičke operacije nad izvornim podacima iu skladu sa komandama. Sami podaci (početni, srednji i konačni rezultat) nalaze se u RD registrima podataka, a komande u RK komandnom registru. Upravljanje svim procesima za unos i izlaz informacija, interakciju između ALU, RD i RK vrši multifunkcionalni kontrolni uređaj CU. Podaci, komande i upravljački signali se prenose preko interne sabirnice VS.

Slika 14 Tipični blok dijagram MP

Svaki mikroprocesor ima svoj interni jezik koji se naziva skup mikroinstrukcije ili sastav tima je skup naredbi koje dati mikroprocesor razumije i može izvršiti.

Tokom svakog komandnog ciklusa CPU obavlja mnoge kontrolne funkcije:

1) smešta adresu komande u memorijsku adresnu magistralu;

2) prima komandu sa magistrale za unos podataka i dešifruje je;

3) bira adrese i podatke sadržane u komandi; adrese i podaci mogu biti u memoriji ili u registrima;

4) vrši operaciju definisanu u komandnom kodu. Operacija može biti aritmetička ili logička funkcija, prijenos podataka ili kontrolna funkcija;

5) prati kontrolne signale kao što su prekidi i reaguje u skladu sa tim;

6) generiše statusne, kontrolne i vremenske signale, koji su neophodni za normalan rad vazdušne eksplozije i memorije.

Dakle, CPU je "mozak" koji određuje radnje računara.

Slika 15. Ciklus instrukcija procesora

Po prirodi izvršnog koda i organizaciji kontrolnog uređaja razlikuje se nekoliko tipova arhitektura:

- Procesor sa složenim skupom instrukcija, engleski CISC - Računar s kompleksnim skupom instrukcija. Ovu arhitekturu karakteriše veliki broj složenih instrukcija, a kao rezultat, složeni upravljački uređaj. Rane verzije CISC procesora i procesora za ugrađene aplikacije karakteriziraju dugo vremena izvršavanja instrukcija (od nekoliko ciklusa do stotina), određena mikrokodom kontrolnog uređaja. Superskalarne procesore visokih performansi karakteriše duboka analiza programa i izvršavanje operacija van reda.

- Pojednostavljeni procesor skupa instrukcija, engleski RISC - Računar sa smanjenim skupom instrukcija. Ova arhitektura ima mnogo jednostavniji kontrolni uređaj. Većina instrukcija RISC procesora sadrži isti mali broj operacija (1, ponekad 2-3), a same komandne riječi u velikoj većini slučajeva imaju istu širinu (PowerPC, ARM), iako postoje izuzeci (Coldfire). Superskalarni procesori imaju najjednostavnije grupisanje instrukcija bez promene redosleda izvršenja.

- Procesor sa eksplicitnim paralelizmom, engleski EPIC - Eksplicitno paralelni instrukcijski računar (-ing, termin ® Intel, HP). Razlikuje se od ostalih prvenstveno po tome što su redoslijed i paralelizam izvođenja operacija i njihova raspodjela po funkcionalnim jedinicama jasno definisani programom. Takvi procesori mogu imati veliki broj funkcionalnih jedinica bez veće komplikacije upravljačkog uređaja i gubitka efikasnosti. Tipično, takvi procesori koriste široku instrukcijsku riječ koja se sastoji od nekoliko slogova koji definiraju ponašanje svake funkcionalne jedinice tokom ciklusa.

- Procesor sa minimalnim skupom instrukcija, engleski MISC - Računar minimalnog skupa instrukcija. Ova arhitektura je prvenstveno određena ultra-malim brojem instrukcija (nekoliko desetina), a skoro sve su nulti operandi. Ovaj pristup omogućava da se kod veoma čvrsto spakuje, dodeljujući od 5 do 8 bitova za jednu instrukciju. Srednji podaci u takvom procesoru obično se pohranjuju na interni stek, a operacije se izvode na vrijednostima na vrhu steka. Ova arhitektura je usko povezana sa ideologijom programiranja u Forth jeziku i obično se koristi za izvršavanje programa napisanih na ovom jeziku.

- Procesor skupa varijabilnih instrukcija, engleski WISC - Kompjuter sa skupom instrukcija za pisanje. Arhitektura koja vam omogućava da se reprogramirate mijenjajući skup instrukcija, prilagođavajući ga zadatku koji se rješava.

- Procesor kojim se upravlja transportom, engleski TTA - Transort Triggered Architecture. Arhitektura se prvobitno granala od EPIC-a, ali se fundamentalno razlikuje od ostalih po tome što instrukcije takvog procesora kodiraju funkcionalne operacije, a takozvani transporti su prijenosi podataka između funkcionalnih jedinica i memorije proizvoljnim redoslijedom.

Prema načinu pohranjivanja programa razlikuju se dvije arhitekture:

- Von Neumannova arhitektura. Ova arhitektura koristi jednu magistralu i jedan I/O uređaj za pristup programu i podacima.

- Arhitektura Harvarda. U procesorima ove arhitekture postoje odvojene magistrale i ulazno-izlazni uređaji za dohvaćanje programa i razmjenu podataka. U ugrađenim mikroprocesorima, mikrokontrolerima i DSP-ovima, ovo takođe definiše postojanje dva nezavisna memorijska uređaja za skladištenje programa i podataka. U centralnim procesorskim jedinicama, ovo određuje postojanje posebne keš memorije instrukcija i podataka. Iza keša, sabirnice se mogu kombinovati u jednu putem multipleksiranja.

Prema organizaciji FU registarske datoteke, mogu se razlikovati sljedeće vrste procesora.

- Arhitektura registra- karakterizira slobodan pristup registrima za odabir svih argumenata i zapisivanje rezultata. Elementarne aritmetičko-logičke operacije u takvim procesorima su kodirane u instrukcije sa dva ili tri operanda (registar + registar → registar, ponekad se registar rezultata poklapa sa izvorom jednog od argumenata).

- Arhitektura baterije- iz registara se dodjeljuje jedan od nekoliko registara akumulatora. Akumulatorski registar je izvor jednog od argumenata i odredište rezultata proračuna. Operacije se po pravilu kodiraju u jednooperandnim instrukcijama (akumulator + operand → akumulator). Ova arhitektura je tipična za mnoge CISC procesore (npr. Z80).

- Arhitektura steka- određuje se organizacijom registarske datoteke u obliku steka, i posrednim adresiranjem registara preko pokazivača steka, koji određuje poziciju vrha steka, operacije se izvode nad vrijednostima na vrhu stek i rezultat se također stavlja na vrh. Aritmetičke operacije su kodirane u instrukcije nula operanda. Arhitektura steka je sastavni dio MISC procesora.