Specifičnu seriju mikro kola karakteriše upotreba tipične elektronske jedinice - osnovnog logičkog elementa. Ovaj element je osnova za konstrukciju širokog spektra digitalnih elektronskih uređaja.
U nastavku ćemo razmotriti karakteristike osnovnih logičkih elemenata različitih logika.
Tranzistorsko-tranzistorski logički elementi
Karakteristična karakteristika TTL-a je upotreba tranzistora sa više emitera. Ovi tranzistori su dizajnirani na takav način da pojedinačni emiteri ne interferiraju jedan s drugim. Svaki emiter ima svoj pn spoj. U prvoj aproksimaciji, multiemiter se može modelirati diodnim krugom (vidi isprekidanu liniju na slici 3.27).
Pojednostavljeni dijagram TTL elementa prikazan je na Sl. 3.27. Kada mentalno zamijenimo tranzistor s više emitera diodama, dobijamo element dioda-tranzistorske logike "I-NE". Iz analize kola može se zaključiti da ako se na jedan od ulaza ili na oba ulaza primeni nizak naponski nivo, tada će baza tranzistora T 2 biti nula, a na kolektor tranzistora T 2. Ako se na oba ulaza primeni visoki nivo, tada će velika baza teći kroz bazu T 2 tranzistora i doći će do niskog nivoa na kolektoru tranzistora T 2, odnosno ovaj element implementira NAND funkciju:
u out = u 1 u 2. Osnovni element TTL-a sadrži tranzistor sa više emitera koji izvodi logičku operaciju I i složeni invertor (slika 3.28). 
Ako se niskonaponski nivo istovremeno primeni na jedan ili oba ulaza, tada je tranzistor sa više emitera u stanju zasićenja i T 2 je zatvoren, pa je stoga i tranzistor T 4 zatvoren, tj. izlaz će biti visok. nivo. Ako na oba ulaza istovremeno djeluje visoki napon, tada se T 2 otvara i ulazi u režim zasićenja, što dovodi do otvaranja i zasićenja tranzistora T 4 i zaključavanja tranzistora T 3, odnosno NAND funkcija je implementirano.
Za povećanje brzine TTL elemenata koriste se tranzistori sa Schottky diodama (Schottky tranzistori).
Osnovni logički element TTLSh (na primjeru serije K555)
NAND element se koristi kao osnovni element serije K555 mikro kola. Na sl. 3.29, a prikazan je dijagram ovog elementa, a konvencionalna grafička oznaka prikazana je na Sl. 3.29, b. 
Ovo je ekvivalentno gore navedenom paru konvencionalnog tranzistora i Schottky diode. Tranzistor VT 4 je konvencionalni bipolarni tranzistor.
Ako oba ulazna napona u in1 i u in2 imaju visok nivo, tada su diode VD 3 i VD 4 zatvorene, tranzistori VT 1, VT 5 su otvoreni, a na izlazu se javlja nizak napon. Ako barem jedan ulaz ima nizak nivo, tada su tranzistori VT 1 i VT 5 zatvoreni, a tranzistori VT 3 i VT 4 su otvoreni, a na ulazu je nizak napon. Korisno je napomenuti da tranzistori VT 3 i VT 4 čine takozvani kompozit (Darlingtonov krug).
Čips TTLSh
Čipove serije TTLSh K555 karakteriziraju sljedeći parametri:
● napajanje +5 V;
● izlazni napon niskog nivoa - ne više od 0,4 V;
● izlaz visokog nivoa - ne manje od 2,5 V;
● otpornost na buku - ne manje od 0,3 V;
● prosječno vrijeme kašnjenja širenja signala - 20 ns;
● maksimalna radna frekvencija je 25 MHz.
TTLS čipovi su obično kompatibilni po logičkim nivoima, otpornosti na buku i napajanju sa TTL čipovima. Vrijeme kašnjenja prostiranja signala TTLSh elemenata je u prosjeku dva puta manje u poređenju sa sličnim TTL elementima.
Osobine drugih logika
Osnova osnovnog logičkog elementa ESL-a je strujni prekidač. Krug strujnog prekidača (slika 3.30) sličan je krugu diferencijalnog pojačala. 
Potrebno je obratiti pažnju na činjenicu da se ECL mikro krugovi napajaju negativnim naponom (na primjer, -4,5 V za seriju K1500). Negativan konstantni referentni napon U op primjenjuje se na bazu tranzistora VT 2. Promjena na ulazu u in1 dovodi do preraspodjele jednosmjerne struje i e0, date otporom R e između tranzistora, što rezultira promjenom napona na njihovim kolektorima. Tranzistori ne ulaze u režim zasićenja i to je jedan od razloga velike brzine ECL elemenata.
Mikro kola serije 100, 500 imaju sledeće parametre:
● napajanje - 5,2 V;
● potrošnja energije - 100 mW;
● faktor grananja na izlazu - 15;
● kašnjenje širenja signala - 2,9 ns.
U n-MOS i p-MOS mikro krugovima, ključevi se koriste, respektivno, na n-kanalnim MOS tranzistorima i dinamičkom opterećenju (o čemu se govorilo gore) i na p-kanalnim MOS tranzistorima.
Kao primjer, razmotrite n-MOS logički element koji implementira funkciju ILI-NE (slika 3.31). 
Sastoji se od tranzistora opterećenja T 3 i dva upravljačka tranzistora T 1 i T 2. Ako su oba tranzistora T 1 i T 2 zatvorena, onda se izlaz postavlja visoko. Ako jedan ili oba napona u 1 i u 2 imaju visok nivo, tada se otvaraju jedan ili oba tranzistora T 1 i T 2 i na izlazu se postavlja nizak nivo, odnosno funkcija u out = u 1 + u 2 se implementira.
Da bi se isključila potrošnja energije od strane logičkog elementa u statičkom stanju, koriste se komplementarni MDP - logički elementi (CMDP ili CMOS logika). CMOS čipovi koriste komplementarne MOSFET prekidače. Odlikuje ih visoka otpornost na buku. CMOS logika je vrlo obećavajuća. Prethodno razmatrani komplementarni prekidač je zapravo NE element (inverter).
CMOS - logički element
Uzmite u obzir CMOS – logički element koji implementira funkciju ILI-NE (slika 3.32). 
Ako ulazni naponi imaju niske nivoe (u 1 i u 2 su manji od graničnog napona n-MOS tranzistora U zi.prag n), tada su tranzistori T 1 i T 2 zatvoreni, tranzistori T 3 i T 4 su otvoreni a izlazni napon je visok... Ako jedan ili oba ulaza u 1 i u 2 imaju visok nivo, prelazeći U z.prag. n, tada se otvaraju jedan ili oba tranzistora T 1 i T 2 i postavlja se nizak napon između izvora i kapije jednog ili oba tranzistora T 3 i T 4, što dovodi do blokiranja jednog ili oba tranzistora T 3 i T 4, pa je stoga na izlazu postavljeno nisko. Dakle, ovaj element implementira funkciju u out = u 1 + u 2 i troši struju iz izvora napajanja samo u kratkim vremenskim periodima kada je uključen.
Integrirana logika ubrizgavanja (IIL ili I 2 L) bazira se na korištenju bipolarnih tranzistora i korištenju originalnih kola i tehnoloških rješenja. Karakterizira ga vrlo ekonomična upotreba površine poluvodičkog kristala. Elementi I 2 L mogu se implementirati samo u integrisanom dizajnu i nemaju analoga u diskretnim kolima. 
Struktura takvog elementa i njegov ekvivalentni krug prikazani su na Sl. 3.33, iz koje se vidi da je tranzistor T 1 (p-n-p) postavljen horizontalno, a višekolektor T 2 (n-p n) vertikalno. T 1 igra ulogu injektora, pružajući rupe od emitera tranzistora T 1 (kada se na njega dovede pozitivno napajanje kroz ograničavajući otpornik) u bazu tranzistora T 2. Ako u 1 odgovara logičkoj "0", onda injekcija ne teče kroz bazu višekolektorskog tranzistora T 2 i struje u kolektorskim krugovima tranzistora T 2 ne teku, odnosno logička "1" je postavljeno na izlazima tranzistora T 2. Pri naponu u 1 koji odgovara logičkoj "1", injekcija teče kroz bazu tranzistora T 2 i na izlazima tranzistora T 2 - logičke nule.
Razmotrite implementaciju ILI-NE elementa na osnovu elementa prikazanog na Sl. 3.34 (radi jednostavnosti, ostali kolektori višekolektorskih tranzistora T 3 i T 4 nisu prikazani na slici). Kada se logički signal "1" primijeni na jedan ili oba ulaza, tada u out odgovara logičkoj nuli. Ako oba ulaza imaju logičke signale "0", tada napon u out odgovara logičkom. 
Logika zasnovana na poluprovodniku od galij arsenida GaAs karakteriše najveća brzina, što je posledica velike pokretljivosti elektrona (3...6 puta više u odnosu na silicijum). GaAs mikrokola mogu raditi na frekvencijama reda 10 GHz ili više.
Osnova CMOS elemenata je inverter izgrađen na dva komplementarna (komplementarna) MOS tranzistora ( n-MOS i str-MOS) sa izolovanim gejtom i indukovanim kanalom. Karakteristika ove šeme ( pirinač. 4.17) je da ulazni napon kontrolira ne samo ključ, već i tranzistor opterećenja.
On pirinač. 4.5.2. date su karakteristike drain-gate korišćenih tranzistora. Tranzistor sa n-kanal ( VT n) počinje provoditi struju ako se na njegovu kapiju dovede pozitivan napon, a tranzistor sa R-kanal ( VT p) - ako je negativan napon primijenjen na njegovu kapiju u odnosu na izvor.
Važno je da oba tranzistora imaju petu na svojim karakteristikama drain-gejta. Dakle, ako želimo da krug radi s pozitivnim naponom napajanja (+ E P), tada je kao ključan tranzistor potrebno koristiti VT n, a kao opterećenje - VT str.
Rice. 4.17.1. CMOS inverter
Rice. 4.5.2. Drain-gate karakteristike CMOS tranzistora
inverter ( pirinač. 4.17) je konstruisan tako da izvor VT p je povezan na E n, i izvor VT n- sa zemljom. Gates VT n i VT p su kombinovani i služe kao ulaz u inverter, odvodi VT n i VT p su također kombinovani i služe kao izlaz pretvarača. Sa ovim uključivanjem, sljedeće formule za određivanje napona gejt-izvor bit će važeće VT n i VT p: U zip = U in, U zir = U u -E p
U zip- napon gejt-izvor n-kanalni tranzistor ( VT n);
U zir- napon gejt-izvor R-kanalni tranzistor ( VT str).
Kada razmatramo rad pretvarača, to ćemo pretpostaviti VT n i VT p imaju identične karakteristike i granični napon U Pp =½ U Pr½ = 1,5V.
U pp- granični napon n-kanalni tranzistor;
U Pr- granični napon str-kanalni tranzistor.
Razmotrite rad CMOS pretvarača prema njegovom HVV ( pirinač. 4.18-a), na kojem se mogu razlikovati četiri sekcije i zavisnosti U ZI = f(U BX) (pirinač. 4.18-b).
Odjeljak 1: U 0 in £ U Pp... Gde U zip = U in i VT n zatvoreno, U zir = U in - E p< U Pr i VT str otvoren.
Rice. 4.18. Specifikacije CMOS invertera:
a) HVB, b) U IZVOR ZATVORA = f (U IN); c) I PTR = f (U BX)
VT n zatvoreno), VT p je u dubokom zasićenju, a izlaz će imati napon blizu E NS ( U 1 OUT » E P).
Odjeljak II: U P> U IN> U Pp,
gdje U P - uklopni napon
i U OUT = 0,5 (U 1 - U 0). U SPTA = U IN> U str i VT n počinje da se otvara, U ZIR = U VH -E P< U Пр i VT p je otvoren.
Na ovoj stranici ½ U SPTA½ < ½ U ZIR½, dakle VT p će ostati zasićen i VT n- u aktivnom modu.
VT n.
Struja koja teče u kolu stvara pad napona u kanalu VT p, zbog toga izlazni napon počinje opadati. Međutim, s povećanjem ulaznog napona u ovom dijelu, izlazni napon lagano opada, jer VT p je i dalje zasićeno.
Poenta U p:U VX = U P = 0,5E P;
U SPTA = U IN = U P> U Pp, i VT n otvoren; 0.5E P< U Пр i VT p je otvoren.
U ovom trenutku | U SPTA|=|U ZIR| stoga su otpori kanala oba tranzistora također jednaki. Dakle, izlaz će biti napon jednak polovini napona napajanja ( U OUT=0,5E P). Ova tačka odgovara vertikalnom preseku na karakteristici. U ovom trenutku kolo troši maksimalnu struju, jer su oba tranzistora uključena. Pri najmanjoj promjeni ulaznog napona, izlazni napon se dramatično mijenja.
Odjeljak III: E P -½ U Pr½ > U IN> U P;U SPTA= U VH> U Pp i VT n otvoren; U ZIR = U VH -E P< U Пр i VT P je otvoren, ali sa rastom U BX postaje sve manje otvoren.
Na ovoj stranici U SPTA>|U ZIR|, i stoga VT n je u zasićenju, a VT p - u aktivnom modu.
Struja koju troši kolo u ovom slučaju određuje tranzistor VT str.
Izlazni napon u ovoj sekciji jednak je padu napona na kanalu VT n... Jer VT n je u zasićenju, onda je ovaj pad mali i sa povećanjem U BX sve više se smanjuje.
Odjeljak IV: E p> U in> E p -½ U Pr½; U zip= U u> U str i V n otvoren; U zir = U u -E n> U zip i VT p je zatvoren.
U ovom stanju, krug praktički ne troši struju (od VT p je zatvoren). VT n je u dubokom zasićenju, dok će izlaz imati napon blizu nule ( U out» 0).
Kao što se može vidjeti iz HVB ( pirinač 4.5.1a), CMOS elementi imaju dobru otpornost na buku. Otpornost na buku jednaka je nuli i jedan. To je zato što tačka prebacivanja ( U in = U P) leži tačno u centru opsega ulaznog napona ( E P> U in> 0). At E P= + 5V, maksimalna vrijednost smetnje može doseći 1,5V. Sa rastom E P povećana je apsolutna otpornost na buku. Otpornost CMOS elemenata iznosi približno 30%. E P (U 0 u max„0.3 E P, U 1 in.min„0.7 E P).
Pošto su ulaz CMOS pretvarača MOSFET sa izolovanim gejtom, ulazna impedancija je veoma visoka (10 12 ¸ 10 13 Ohm). Stoga takvi krugovi praktički ne troše struju na ulazu.
Izlazna impedancija CMOS kola je mala kao u Log stanju. 0 iu Log stanju. 1, budući da je jedan od tranzistora VT n ili VT p će sigurno biti otvoren. Dakle, izlazni otpor je određen otporom kanala otvorenog MOS tranzistora i iznosi 10 2 ¸10 3 Ohm.
Visoka ulazna impedansa i niska izlazna impedansa rezultiraju visokim statičkim omjerom grananja na izlazu. Faktor grananja će biti ograničen odozgo samo zahtjevima brzine. Budući da svaki ulaz kruga ima određeni kapacitet, onda će se s povećanjem faktora grananja povećati kapacitet opterećenja, što će zauzvrat povećati vrijeme prebacivanja elementa.
Dakle, kako se radna frekvencija smanjuje, omjer grananja će se povećati. U vezi sa navedenim, jasno je da karakteristike ulaza i opterećenja gube smisao. Karakteristika opterećenja je važna samo kada se CMOS elementi povezuju sa elementima drugih tipova.
Niska izlazna impedansa elementa u oba stanja omogućava da se kapacitet opterećenja brzo napuni. To rezultira brzim kašnjenjima uključivanja i isključivanja. U praksi, vremena kašnjenja su 50 ¸ 200 ns.
Rice. 4.5.1c objašnjava proces potrošnje struje od strane kola.
U statičkom položaju, CMOS kola troše vrlo malo struje (10 -6 -10 -7 A).
U osnovi, struja se troši prilikom prebacivanja kola, dok U SPTA i ½ U ZIR½> U POR i oba tranzistora VT n i VT str otvoren (odjeljci II i III na CVB) Međutim, vrijednost ove struje je manja od one kod TTL kola, budući da volumenski otpori otvorenih MOS tranzistora premašuju otpore otvorenih bipolarnih tranzistora. Iz tog razloga, u CMOS kolima nema otpornika za kliping.
Prilikom prebacivanja kola struja se također troši za punjenje kapacitivnosti opterećenja. Veličina ove struje može se definisati kao I = Cef P gdje f P Je frekvencija prebacivanja kruga.
Prednosti CMOS kola uključuju i mogućnost rada na različitim naponima napajanja (3-15V). Sa povećanjem napona napajanja, apsolutna otpornost na buku će se povećati, ali će se povećati i potrošnja struje (odjeljci II i III na CVB će postati širi). Pri naponu napajanja od +5V, nivoi CMOS signala postaju kompatibilni sa TTL nivoima. U 1 I/min za CMOS bi bilo više E NS - |U OL | za sigurno zaključavanje VT str... U tu svrhu, TTL izlaz se često povezuje preko otpornika na E P.
Rad CMOS kola na TTL krugovima se u pravilu odvija putem dijagrama ožičenja.
On pirinač. 4.19 prikazan je dijagram osnovnog elementa tipa CMOS. Element implementira funkciju 4I-NOT. Tranzistori su postavljeni na takav način da u krugu neće teći struja za bilo koju kombinaciju ulaznih signala. Elementi tipa ILI-NE konstruišu se na sličan način. (sl.4.20).
U takvim krugovima, zbog serijske veze tranzistora u jednom od krakova, izlazni otpor raste u jednom od stanja. Stoga takvi elementi imaju različita vremena uključivanja i isključivanja. Za NAND element, vrijeme uključenja je duže od vremena isključenja, a za NOR element, obrnuto.
Rice. 4.19. Implementacija 4I-NOT funkcije na CMOS
Rice. 4.20. Implementacija 4OR-NOT funkcije na CMOS
Zbog vrlo visoke ulazne impedanse, čak i statički naboj može stvoriti probojni napon. Za zaštitu od visokonaponskih naboja statičkog elektriciteta, postoji poseban zaštitni krug na ulazima CMOS kola (unutar mikrokola) (sl. 4.21).
Rice. 4.21. CMOS inverter sa ESD zaštitom kapije
Diodes VD1, VD2 i VD3 zaštitite izolaciju kapije od kvara. Diodes VD4 i VD7 zaštititi izlaz pretvarača od kvara između R i n oblasti. Diodes VD5 i VD6 spojeni u seriju između šina za napajanje radi zaštite od slučajnog preokretanja polariteta napajanja.
Tipični predstavnici CMOS kola su elementi serije K564, koje karakteriziraju sljedeći parametri:
E P= 3¸15V; U 0= 0,01 V (at E P= 5V i I n=0); U 1= 4,99 V (at E P= 5V i I n=0); I 0 in= 0,2μA; I 1 in= 0,2μA; I P= 0,17 mA (at E P= 10V, F= 100 kHz i C n= 50pF); t s= 80ns; I 0 out= 0,9 mA (at U 0 van= 0,5V i E P= 10V); I 1 out= 0,9 mA (at U 1 aut=E P-0,5V i E P= 10V); C n = 200pF; Sa in= 12pF.
Individualni eksperiment (UIRS) zahtijeva posebnu pažnju u pripremi.
Glavna generička karakteristika TTL-a je upotreba bipolarnih tranzistora, a strukture su samo p-p-p. CMOS, kao što mu ime govori, temelji se na tranzistorima s efektom polja s izoliranim vratima MOS strukture, štoviše, komplementarnim, odnosno oba polariteta - sa w- i c / ^ - kanalom. Kolo osnovnih logičkih elemenata TTL i CMOS prikazano je na Sl. 15.1. Na zapadu ih zovu i ventili - vidjet ćemo kako se ovaj naziv može opravdati na kraju poglavlja.
Već smo nacrtali TTL ulazni višeemiterski tranzistor u poglavlju I - on može imati koliko god želite (u praksi do osam) emitera, a element će tada imati odgovarajući broj ulaza. Ako je bilo koji od emitera tranzistora VT1 zatvoren sa zemljom, tranzistor će se otvoriti, a fazni tranzistor VT2 (upoznati smo s njegovim radom na slici 6.8) će se zatvoriti. Shodno tome, izlazni tranzistor VT3 će se otvoriti, a VT4 će se zatvoriti, izlaz će biti visokog logičkog nivoa, ili nivoa logičke jedinice. Ako su svi emiteri spojeni na visoki potencijal (ili jednostavno "vise" u zraku), tada će situacija biti suprotna - VT2 će se otvoriti strujom kroz prijelaz baza-kolektor VT1 (takvo uključivanje tranzistora naziva se " inverzno"), a izlaz će biti postavljen na nulu zbog otvorenog tranzistora VT4. Takav TTL element će izvršiti funkciju "AND-NE" (logička nula na izlazu samo ako su svi ulazi jedinica).
TTL
Izlazni stepen TTL elementa je neka vrsta komplementarnog ("push-pull") stepena B klase, poznatog nam iz analognih pojačala (vidi sliku 8.2). Međutim, pokazalo se da je reprodukcija pnp-tranzistora preteška za TTL tehnologiju, pa se takva kaskada naziva i pseudokomplementarnom - gornji tranzistor VT3 radi u načinu emitera, a donji - u krugu sa zajedničkim emiterom.
Rice. 15.1. Dijagrami osnovnih elemenata TTL i CMOS
Usput, napominjemo da se zbog nedostupnosti p-w-p-tranzistora reprodukcija kruga "ILI" za TTLg tehnologiju pokazala kao tvrd orah, a njegovo kolo se prilično značajno razlikuje od onog prikazanog na sl. 15.1 osnovne šeme elementa "NAND".
Marginalne napomene
U osvit tranzistorske tehnologije korišteni su pseudokomplementarni stupnjevi, poput TTL izlaznog stupnja - horor! - za poboljšanje zvuka. Ova konstrukcija je dovela do brojnih pokušaja da se logički elementi, koji su u suštini pojačalo sa prilično velikim (nekoliko desetina) pojačanja, prilagode za pojačavanje analognih signala. Nepotrebno je reći da su rezultati bili prilično loši, čak i sa CMOS elementom koji je bio mnogo simetričniji.
Kao što možete vidjeti iz dijagrama, TTL element je u suštini neuravnotežen i na ulazima i na izlazima. Na ulazu bi logički nulti napon trebao biti dovoljno blizu "zemlje", sa naponom emitera od oko 1,5 V (sa standardnim TTL napajanjem od 5 V), ulazni tranzistor je već isključen. Štoviše, pri opskrbi nulom potrebno je osigurati drenažu prilično značajne struje baza-emiter - oko 1,6 mA za standardni element, zbog čega je za TTL elemente uvijek maksimalan broj drugih takvih elemenata koji su istovremeno povezani na izlaz propisano (standardno - ne više od desetak). U isto vrijeme, logička jedinica se uopće može izostaviti na ulazima. U praksi, međutim, treba ga napajati - prema pravilima, neiskorišteni TTL ulazi moraju biti povezani na napajanje preko 1 kOhm otpornika.
Situacija je još gora na izlazu: napon logičke nule osigurava otvoreni tranzistor i zaista je prilično blizu nuli - čak i uz opterećenje u obliku desetak ulaza drugih sličnih elemenata, ne prelazi 0,5 V, au normama za TTL signal propisana je vrijednost ne veća od 0, 8 V. Ali napon logičke jedinice je prilično daleko od napajanja i, kada se napaja od 5 V, u najboljem slučaju ( bez opterećenja) od 3,5 do 4 V, u praksi norme predviđaju vrijednost od 2,4 V.
Takvo balansiranje desetinki volta (nulti napon 0,8 V, napon praga prebacivanja od 1,2 do 2 V, napon jedinice 2,4 V) dovodi do činjenice da svi TTL mikro krugovi mogu raditi u prilično uskom rasponu napona napajanja - praktično od 4,5 do 5,5 V, mnogi čak i od 4,75 do 5,25 V, odnosno 5 V ± 5%. Maksimalni dozvoljeni napon napajanja za različite TTL serije je od 6 do 7 V, a kada je prekoračen, obično izgore čistim plamenom. Nizak i asimetričan u odnosu na napajanje praga rada elementa također dovodi do slabe otpornosti na buku.
Najveći (i još ozbiljniji od ostalih) nedostatak TTL-a je njegova velika potrošnja - do 2,5 mA po jednom takvom elementu, bez uzimanja u obzir struja koje teku na ulazu i potrošnje opterećenja na izlazu. Stoga se može samo zapitati zašto TTL mikro kola koja sadrže mnogo osnovnih elemenata, kao što su brojači ili registri, ne zahtijevaju hladnjak za hlađenje. Kombinacija niske otpornosti na buku s velikom potrošnjom je prilično eksplozivna mješavina, a kada ožičite ploče s TTL mikro krugovima, morate instalirati kondenzator za razdvajanje na svaki slučaj. Sve navedeno u zbiru odavno bi natjeralo da se potpuno napusti TTL tehnologiju, ali su do nekog vremena imali jednu neospornu prednost: visoke performanse, koje za osnovni element u obliku prikazanom na sl. 15.1 može doseći desetine megaherca.
U budućnosti je razvoj TTL-a išao linijom smanjenja potrošnje i poboljšanja električnih karakteristika, uglavnom zbog upotrebe tzv. Schottkyjevi spojevi, na kojima pad napona može biti 0,2-0,3 V umjesto uobičajenih 0,6-0,7 V (TTLSh tehnologija, označena slovom S u nazivu serije, domaći analog su serije 531 i 530). Osnovna tehnologija, koja je činila osnovu serije 74 rasprostranjene 1960-ih i 1970-ih, bez dodatnih slova u oznaci (analozi su poznate domaće serije 155 i 133), sada se praktički ne koristi. TTL čipovi su trenutno dostupni u seriji 74LSxx male snage (555 i 533 serije) ili brzim 74Fxx serijama (1531 serija). Štaviše, potrošnja potonjeg je praktički jednaka potrošnji starih osnovnih serija na većoj (do 125 MHz) brzini, a kod prvih je obrnuto - brzina se zadržava na osnovnom nivou, ali potrošnja energije se smanjuje tri do četiri puta.
CMOS
CMOS elementi su mnogo bliži ideji o tome šta bi trebao biti idealan logički element. Za početak, kao što možete vidjeti iz sl. 15.1, oni su praktično simetrični i na ulazu i na izlazu. Otvoreni tranzistor sa efektom polja na izlazu (ili /? -Tip za logičku jedinicu, ili "-tip za logičku nulu) je zapravo, kao što znamo.
jednostavno otpor, koji za konvencionalne CMOS elemente može biti u rasponu od 100 do 300 oma (pod "konvencionalnim" ili "klasičnim" CMOS-om mislimo na seriju od 4000A ili 4000V, vidi dolje). Za dodatnu simetriju, dva pretvarača se obično ugrađuju u seriju na izlazu, slično kao što je prikazano na sl. 15.1 desno (šteta, možda, tranzistori, ako potrošnja ne raste?). Dakle, na izlaz ne utiče činjenica da postoje dva takva tranzistora u seriji u donjem kraku za kolo "I-NE".
Za kolo "ILI" takvi tranzistori će stajati u nadlaktici - potpuno je simetrično u odnosu na "AND" kolo, što je također plus CMOS tehnologije u odnosu na TTL. Imajte na umu i da izlazni stepen pretvarača nije izgrađen prema "push-pull" stepenu, odnosno, to nisu sljedbenici napona fluksa, već tranzistori u kolu zajedničkog izvora, spojeni drenovima, što vam omogućava da dobijete dodatno pojačanje napona.
U praksi, karakteristike konstrukcije elementa dovode do činjenice da u CMOS mikro krugovima:
Na neopterećenom izlazu, napon logičke jedinice je praktično jednak naponu napajanja, a napon logičke nule je praktično jednak potencijalu "zemlje";
Preklopni prag je blizu polovine napona napajanja;
Ulazi praktički ne troše struju, jer su izolovane kapije MOS tranzistora;
U statičkom načinu rada, cijeli element također ne crpi struju iz napajanja.
Iz posljednjeg stava slijedi da kolo bilo kojeg stepena složenosti, izgrađeno sa CMOS elementima, u "zamrznutom" stanju, pa čak i na niskim radnim frekvencijama, koje ne prelaze desetak ili dva kiloherca, praktički ne troši energiju! Odavde je jasno kako su takvi trikovi postali mogući, kao što je ručni sat koji godinama može da radi na sićušnoj bateriji, ili režim mirovanja mikrokontrolera, u kojem troše od 1 do 50 μA za sve desetke hiljada svog sastavnog dela. logičkih elemenata.
Još jedna posljedica gore navedenih karakteristika je izuzetna otpornost na buku, koja dostiže polovinu napona napajanja. Ali to nisu sve prednosti. CMOS mikrokola serije "klasične" mogu raditi u rasponu napona napajanja od 2 do 18 V, a moderna brza mikro kola - od 2 do 7 V. Jedino što se dešava u ovom slučaju je kada
prilično oštro smanjenje napajanja - performanse opadaju i neke druge karakteristike se pogoršavaju.
Osim toga, CMOS izlazni tranzistori, kao i svi drugi tranzistori s efektom polja, kada su preopterećeni (na primjer, u režimu kratkog spoja) rade kao izvori struje - pri naponu napajanja od 15 V ova struja će biti oko 30 mA, pri 5 V - oko 5 mA. Štoviše, ovo u principu može biti dugotrajan način rada ovakvih elemenata, jedino što treba provjeriti je da li je vrijednost ukupne dozvoljene struje kroz izlaznu snagu, koja je obično oko 50 mA nije prekoračen. To jest, možda će biti potrebno ograničiti broj izlaza koji su istovremeno povezani na opterećenje niske impedancije. Naravno, u takvom modusu više nema govora o logičkim nivoima, već samo o ulivajućoj ili izlaznoj struji.
I tu dolazimo do glavnog nedostatka "klasične" CMOS tehnologije - male brzine u odnosu na TTL. To je zbog činjenice da je izolirana kapija MOS tranzistora kondenzator prilično velikog kapaciteta - u osnovnom elementu do 10-15 pF. Zajedno sa izlaznim otporom prethodnog kola, takav kondenzator formira niskopropusni filter. Obično se ne razmatraju samo svojstva frekvencije, već i vrijeme kašnjenja širenja signala za jedan logički element. Kašnjenje nastaje zbog činjenice da front signala nije striktno okomit, već koso, a izlazni napon će početi rasti (ili opadati) tek kada ulazni napon već dosegne značajnu vrijednost (idealno, pola napona napajanja) . Vreme kašnjenja bi moglo da dostigne 200-250 NS u ranoj CMOS seriji (uporedi - u osnovnoj TTL seriji samo 7,5 ns). U praksi, s naponom napajanja od 5 V, maksimalna radna frekvencija "klasičnog" CMOS-a ne prelazi 1-3 MHz - pokušajte izgraditi generator pravokutnih valova na logičkim elementima prema bilo kojem od sklopova o kojima će biti riječi u poglavlju 16, i videćete da će već na frekvenciji od 1 MHz talasni oblik više ličiti na sinusni talas nego na pravougaonik.
Još jedna posljedica prisustva visokog ulaznog kapaciteta je da se prilikom prebacivanja javlja impuls struje punjenja ovog kapacitivnosti, odnosno što je radna frekvencija veća, to mikrokolo više troši, a vjeruje se da na maksimalnim radnim frekvencijama njegova potrošnja se može uporediti sa potrošnjom TTL-a (barem, TTL serije 74LS). Stvar je dodatno otežana činjenicom da je zbog produženih frontova impulsa element u aktivnom stanju prilično dugo, kada su oba izlazna tranzistora blago otvorena (tj. tzv. efekat „kroz struja“). javlja).
Isto kašnjenje rubova u kombinaciji s visokoimpedansnim ulazom dovodi do smanjenja otpornosti na buku pri prebacivanju - ako visokofrekventni šum "sjedne" na rub signala, to može dovesti do višestrukog prebacivanja izlaza, kao što je bio slučaj sa komparatorom (vidi Poglavlje 13). Iz tog razloga, specifikacije mikrokola često ukazuju na željeno maksimalno vrijeme porasta kontrolnog signala.
Međutim, u modernom CMOS-u, za razliku od "klasičnih", većina nedostataka povezanih s malom brzinom je prevaziđena (iako smanjenjem dopuštenog raspona napajanja). Više detalja o CMOS seriji opisano je u nastavku, ali za sada još nekoliko riječi o karakteristikama ovih mikrokola.
Neiskorišteni ulazi CMOS elementa moraju biti povezani negdje - ili na uzemljenje, ili na napajanje (otpornici nisu potrebni, jer ulaz ne troši struju), ili biti kombinovani sa susjednim ulazom - u suprotnom, prijemnici na takvim visokoimpedansni ulaz će potpuno poremetiti rad kola. Štaviše, kako bi se smanjila potrošnja, to treba učiniti iu odnosu na neiskorištene elemente u istom pakovanju (ali ne na sve neiskorištene izlaze, naravno). "Goli" CMOS ulaz, zbog svoje velike otpornosti, takođe može uzrokovati povećanu "smrtnost" čipova kada su izloženi statičkom elektricitetu, ali u praksi se ulazi uvijek šuntiraju diodama, kao što je prikazano na sl. 11.4. Dozvoljena struja kroz ove diode je također navedena u specifikacijama.
Logički CMOS (CMDP) pretvarači
Čipovi na komplementarnim MOS tranzistorima (CMOS čipovi) su izgrađeni na bazi MOS tranzistora sa n- i p-kanalima. Isti ulazni potencijal uključuje n-kanalni tranzistor i isključuje p-kanalni tranzistor. Kada se formira logička jedinica, gornji tranzistor je otvoren, a donji je zatvoren. Kao rezultat toga, struja ne teče kroz CMOS kolo. Kada se formira logička nula, donji tranzistor je otvoren, a gornji je zatvoren. I u ovom slučaju, struja iz izvora napajanja ne teče kroz mikro krug. Najjednostavniji logički element je pretvarač. inverter napravljen na komplementarnim MOS tranzistorima prikazan je na slici 1.
Slika 1. Šematski dijagram pretvarača izrađenog na komplementarnim MOS tranzistorima (CMOS inverter)
Kao rezultat ove karakteristike CMOS mikro krugova, oni imaju prednost u odnosu na prethodno razmatrane tipove - troše struju ovisno o frekvenciji takta koja se primjenjuje na ulaz. Približan grafik zavisnosti potrošnje struje CMOS mikrokola, u zavisnosti od frekvencije njegovog prebacivanja, prikazan je na slici 2.
Slika 2. Zavisnost potrošnje struje CMOS mikrokola od frekvencije
Logički CMOS (CMDP) elementi "AND"
Šema logičkog elementa "I-NE" na CMOS čipovima se skoro poklapa sa pojednostavljenim I krugom na elektronski kontrolisanim ključevima koje smo ranije pogledali. Razlika je u tome što opterećenje nije spojeno na zajedničku žicu kruga, već na izvor napajanja. Šematski dijagram logičkog elementa "2I-NOT", izrađen na komplementarnim MOS tranzistorima (CMOS), prikazan je na slici 3.
Slika 3. Šematski dijagram logičkog elementa "2I-NOT", izrađen na komplementarnim MOS tranzistorima (CMOS)
U ovom kolu bi se mogao koristiti običan u nadlaktici, međutim, kada se formira nizak nivo signala, kolo bi stalno trošilo struju. Umjesto toga, p-MOS tranzistori se koriste kao opterećenje. Ovi tranzistori formiraju otporno opterećenje. Ako je potrebno formirati veliki potencijal na izlazu, tada se tranzistori otvaraju, a ako je nizak, onda se zatvaraju.
U dijagramu CMOS logičkog elementa "AND" prikazanom na slici 2, struja od napajanja do izlaza CMOS mikrokola će teći kroz jedan od tranzistora ako barem jedan od ulaza (ili oba odjednom) ima nizak potencijal (nulti logički nivo). Ako na oba ulaza logičkog CMOS elementa "AND" postoji nivo logičke jedinice, tada će se oba p-MOS tranzistora zatvoriti i na izlazu CMOS mikrokola će se formirati nizak potencijal. U ovom kolu, kao i u kolu prikazanom na slici 1, ako su tranzistori gornjeg kraka otvoreni, tada će tranzistori donjeg kraka biti zatvoreni, pa se u statičkom stanju struja neće trošiti CMOS mikrokolo iz izvora napajanja.
Konvencionalni grafički prikaz CMOS logičkog elementa "2I-NOT" je prikazan na slici 4, a tabela istinitosti prikazana je u tabeli 1. U tabeli 1, ulazi su označeni kao x 1 i x 2, a izlaz je F.
Slika 4. Uslovno-grafički prikaz logičkog elementa "2I-NE"
Tabela 1. Tabela istinitosti CMOS mikro kola koje izvodi "2I-NOT"
| x1 | x2 | F |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Slika 5. Šematski dijagram logičkog elementa "ILI-NE", izrađen na komplementarnim MOS tranzistorima
U CMOS logičkoj kapiji "2ILI-NE", serijski povezani p-MOS tranzistori se koriste kao opterećenje. U njemu će struja od izvora napajanja do izlaza CMOS mikrokola teći samo ako su svi tranzistori u nadlaktici otvoreni, tj. ako svi ulazi imaju nizak potencijal odjednom (). Ako barem jedan od ulaza ima nivo logičke jedan, tada će gornji krak push-pull stepena, sastavljen na CMOS tranzistorima, biti zatvoren i struja iz izvora napajanja neće teći na izlaz CMOS mikrokola .
Tabela istinitosti logičkog elementa "2ILI-NE", implementiranog pomoću CMOS mikrokola, prikazana je u tabeli 2, a konvencionalno-grafičko označavanje ovih elemenata prikazano je na slici 6.
Slika 6. elementa "2ILI-NE".
Tabela 2. Tabela istinitosti MOS mikrokola koje obavlja logičku funkciju "2ILI-NE"
| x1 | x2 | F |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
Trenutno su CMOS mikro kola koja su dobila najveći razvoj. Štaviše, postoji stalna tendencija ka smanjenju napona napajanja ovih mikro krugova. Prva serija CMOS mikrokola, kao što je K1561 (strani analog C4000V) imala je prilično širok raspon varijacija napona napajanja (3..18V). Istovremeno, sa smanjenjem napona napajanja za određeni mikro krug, njegova maksimalna radna frekvencija se smanjuje. Kasnije, kako se tehnologija proizvodnje poboljšala, pojavila su se poboljšana CMOS mikro kola sa boljim frekvencijskim svojstvima i nižim naponom napajanja, na primjer, SN74HC.
Značajke upotrebe CMOS mikrokola
Prva i glavna karakteristika CMOS mikrokola je visoka ulazna impedansa ovih mikrokola. Kao rezultat, bilo koji napon se može inducirati na njegovom ulazu, uključujući onaj jednak polovini napona napajanja, i može se na njemu pohraniti dugo vremena. Kada se polovina napajanja primeni na ulaz CMOS elementa, tranzistori u gornjem i donjem kraku izlaznog stepena se otvaraju, kao rezultat toga, mikrokolo počinje da troši neprihvatljivo veliku struju i može da pokvari. Izlaz: ulazi digitalnih CMOS mikrokola nikada ne smiju ostati nepovezani!
Druga karakteristika CMOS čipova je da mogu raditi kada je napajanje isključeno. Međutim, često rade pogrešno. Ova karakteristika je povezana sa dizajnom ulaznog stepena. Kompletan šematski dijagram CMOS pretvarača prikazan je na slici 7.
Slika 7. Kompletan šematski dijagram CMOS pretvarača
Diode VD1 i VD2 su uvedene da zaštite ulazni stepen od statičkog kvara. Istovremeno, kada se na ulaz CMOS mikrokola primijeni visoki potencijal, on će kroz VD1 diodu ići do sabirnice napajanja mikrokola, a budući da troši prilično malu struju, CMOS mikrokolo će početi raditi. Međutim, u nekim slučajevima ova struja možda neće biti dovoljna za napajanje mikro krugova. Kao rezultat toga, CMOS čip možda neće raditi ispravno. Izlaz: ako CMOS mikrokolo ne radi ispravno, pažljivo provjerite napajanje mikrokola, posebno igle kućišta. Ako je negativni terminal napajanja loše zalemljen, njegov potencijal će se razlikovati od potencijala zajedničke žice kruga.
Četvrta karakteristika CMOS mikrokola je protok impulsne struje kroz strujni krug kada se prebacuje sa nule na jednostruku i obrnuto. Kao rezultat toga, pri prelasku s TTL mikrokola na CMOS analogna mikrokola, nivo buke se naglo povećava. U nekim slučajevima, ovo je važno i potrebno je odustati od upotrebe CMOS mikrokola u korist bilo kojih BICMOS mikrokola.
CMOS logički nivoi
Logički nivoi CMOS mikrokola se značajno razlikuju od. U nedostatku struje opterećenja, napon na izlazu CMOS mikrokola poklapa se s naponom napajanja (logički nivo jedan) ili s potencijalom zajedničke žice (logički nivo nula). Sa povećanjem struje opterećenja, napon logičke jedinice može se smanjiti na 2,8V (U p = 15V) od napona napajanja. Dozvoljeni nivo napona na izlazu digitalnog CMOS mikrokola (serija mikrokola K561) sa pet-voltnim napajanjem prikazan je na slici 8.
Slika 8. Nivoi logičkih signala na izlazu digitalnih CMOS mikrokola
Kao što je ranije spomenuto, napon na ulazu digitalnog mikrokola obično je dozvoljen u širokom rasponu u odnosu na izlaz. Za CMOS mikro kola dogovoreno je 30% zaliha. Granice nivoa logičke nula i jedan za CMOS mikro kola sa pet-voltnim napajanjem prikazane su na slici 9.
Slika 9. Nivoi logičkih signala na ulazu digitalnih CMOS mikrokola
Kada se napon napajanja smanji, granice logičke nule i logičke jedinice mogu se odrediti na isti način (napon napajanja podijeliti sa 3).
CMOS porodice
Prva CMOS mikro kola nisu imala zaštitne diode na ulazu, pa je njihova instalacija predstavljala značajne poteškoće. Ovo je porodica mikro krugova serije K172. Sljedeća poboljšana porodica CMOS čipova, serija K176, dobila je ove zaštitne diode. U današnje vrijeme prilično je rasprostranjena. K1561 serija završava razvoj prve generacije CMOS mikrokola. U ovoj porodici postignuta je brzina od 90 ns i raspon napona napajanja od 3 ... 15 V. Budući da je strana oprema trenutno široko rasprostranjena, dat ću strani analog ovih CMOS mikro krugova - C4000V.
Dalji razvoj CMOS mikrokola bila je serija SN74HC. Ova mikro kola nemaju domaće parnjake. Imaju brzinu od 27 ns i mogu raditi u rasponu napona od 2 ... 6 V. Poklapaju se u pinout i funkcionalnoj seriji sa, ali nisu kompatibilni s njima na logičkim nivoima, stoga, CMOS mikro krugovi serije SN74HCT ( domaći analog - K1564) istovremeno su razvijeni kompatibilni sa TTL mikro krugovima i logičkim nivoima.
U ovom trenutku zacrtan je prijelaz na napajanje od tri volta. Za njega su razvijena SN74ALVC CMOS mikrokola sa vremenom kašnjenja signala od 5,5 ns i opsegom napajanja od 1,65 ... 3,6 V. Ista mikro kola mogu raditi sa napajanjem od 2,5 volti. U ovom slučaju, vrijeme kašnjenja signala se povećava na 9 ns.
Najperspektivnija familija CMOS mikro kola trenutno se smatra familija SN74AUC sa vremenom kašnjenja signala od 1,9 ns i opsegom napajanja od 0,8 ... 2,7 V.
CMOS logičke kapije
Gornji ekvivalentni dijagrami kola mogu se dobiti koristeći samo PMOS tranzistore. Međutim, od najvećeg je interesa kombinovana upotreba PMOS i NMOS tranzistora. Ova tehnologija je danas najpopularnija i zove se CMOS tehnologija. Pruža maksimalne performanse ćelije uz nisku potrošnju energije u poređenju sa svim drugim tehnologijama.
U NMOS kolima, logičke funkcije su implementirane kombinacijom NMOS tranzistorskih veza u kombinaciji sa elementom za ograničavanje struje.
Jer svi elementi izgrađeni na NMOS tranzistorima implementiraju negativne funkcije (NE, ILI-NE, I-NE), onda se mogu konvencionalno predstaviti kao što je prikazano na blok dijagramu na slici 1.9.
Slika 1.9 - Struktura NMOS kola
U ovom slučaju, sva tranzistorska kola se kombinuju u blok PDN (Pull-down Network) - blok negativne logike. Za implementaciju direktnih logičkih funkcija potrebno je povezati dva negativna elementa, čime se smanjuje brzina cijelog elementa u cjelini. Koncept CMOS kola zasniva se na implementaciji direktnih funkcija (AND, OR) na PMOS tranzistorima na način da se blokovi direktne logike (PUN - Pull-up Network) i blokovi negativne logike (PDN - Pull-down Network) ) su komplementarne jedna drugoj. Tada će logičko kolo koje implementira tipičan logički element imati oblik prikazan na slici 1.10.
Slika 1.10 – Struktura CMOS kola
Za bilo koju kombinaciju ulaza, PDN postavlja V f izlaz na nivo logičke nule, ili PUN postavlja ovaj izlaz na nivo logičke nule. PDN i PUN imaju jednak broj tranzistora, koji su postavljeni tako da dvije jedinice rade paralelno. Tamo gdje PDN uključuje NMOS tranzistori povezane u seriju, PUN je izgrađen sa PMOS tranzistorima povezanim paralelno i obrnuto.
Najjednostavniji primjer CMOS kola je pretvarač, prikazan na slici 1.11.
Slika 1.11 - Implementacija CMOS pretvarača
Kada je V x = 0V, T2 je isključen, a T1 uključen. Dakle, V f = 5V, a pošto je T2 isključen, struja ne teče kroz tranzistore. Kada je V x = 5V, tada je T2 otvoren, a T1 zatvoren. Dakle, V f = 0V, i dalje neće biti struje u kolu, jer tranzistor T1 je isključen. Ovo svojstvo vrijedi za sva CMOS kola - logička vrata praktički ne troše struju u statičkom načinu rada. Struja u takvim krugovima će teći samo tijekom prebacivanja elemenata (zbog čega se, s povećanjem frekvencije rada uređaja izgrađenih ovom tehnologijom, povećava i potrošnja energije). Kao rezultat toga, CMOS kola su postala najpopularnija tehnologija za digitalne logičke uređaje.
Slika 1.12 je šematski dijagram NAND CMOS kapije. Implementacija ovog elementa je slična NMOS kolu prikazanom na slici 1.5, osim što je otpornik za ograničavanje struje zamijenjen PUN blokom od dva PMOS tranzistora spojena paralelno. Tabela istinitosti na slici prikazuje stanje svakog od četiri tranzistora za svaku logičku kombinaciju ulaza x 1 i x 2. Lako je provjeriti da li ovo kolo implementira logičku NAND funkciju. U statičkom stanju, ne postoji put da struja teče od V DD do Gnd.
Slika 1.12 - CMOS-implementacija logičkog elementa NAND
Kolo na slici 1.12 može se dobiti iz logičkog izraza koji definira logičku NAND funkciju. Ovaj izraz definiše uslove u kojima f= 1; dakle, određuje ponašanje PUN bloka. Budući da se ovaj blok sastoji od PMOS tranzistora, koji se otvaraju kada se logička nula primijeni na njihove ulaze, ulazna varijabla x i uključuje tranzistor ako je x i = 0. Prema de Morganovom pravilu imamo:
Dakle f = 1 kada je bilo ulaz x 1 ili ulaz x 2 logička nula, što znači da PUN mora imati dva PMOS tranzistora povezana paralelno. PDN blok mora dopuniti funkciju f, koja ima oblik:
f = x 1 x 2
Funkcija f = 1 kada su oba ulaza x 1 i x 2 1, tako da PDN jedinica mora imati dva NMOS tranzistora u seriji.
Kolo za CMOS implementaciju elementa ILI-NE može se dobiti iz logičkog izraza.
