Ispitali smo jednostepeni dekoder (linearni) - najbrži je, ali je njegova implementacija sa značajnom širinom bita ulazne riječi teška, jer zahtijeva upotrebu logičkih elemenata sa velikim brojem ulaza, što je praćeno veliko opterećenje izvora ulaznog signala. Obično se jednostepeni dekoderi izvode za mali broj ulaza, što je određeno mogućnostima elemenata primijenjenog niza mikrokola. Stoga, broj pinova dekodera često nije dovoljan za odabir potrebnog broja mikroprocesorskih uređaja. Koristeći dva dekodera sa permisivnim ulazom E, moguće je implementirati dekoder sa brojem izlaza N = 2 n + 1 (slika 2.11.3).
Rice. 2.11.3. Dekoder 3x8 baziran na dva dekodera 2x4
Na sl. 2.11.3 prikazuje dijagram kombinovanog 3x8 dekodera, implementiranog na dva puna 2x4 dekodera. Dakle, moguće je kreirati 4x16 dekoder od 2 3x8 dekodera, itd. Dozvoljeni ulaz E se koristi kao adresni bit. Kada je E = 0, gornji dekoder radi, kada je E = 1, donji dekoder radi, dok su svi izlazi gornjeg dekodera jednaki 0.
Kaskadna (piramidalna) metoda konstruisanja dekodera sa velikim brojem izlaza na čipovima dekodera sa manjim brojem izlaza je takođe široko rasprostranjena (slika 2.11.4).
Da bi se omogućio rad jednog od 3x8 dekodera (DC2, DC3, DC4, DC5), signal za omogućavanje ili onemogućavanje dekodera DC1 (prva faza) se primjenjuje na E ulaz svakog dekodera, koji je kontroliran adresnim bitovima A3, A4.
Rice. 2.11.4. Shema kaskadne (piramidalne) veze dekodera
Adresni bitovi A0, A1, A2 se napajaju paralelno sa dekoderima 2. stepena. Ukupan broj bitova adrese povećan je za 2 bita.
Scramblers. Scrambleri su uređaji dizajnirani za pretvaranje unitarnog koda u binarni. Na izlazu enkodera pojavljuje se višecifreni binarni kod, koji odgovara decimalnom broju ulaza na koji se primjenjuje aktivni logički nivo. Binarni koderi obavljaju suprotnu operaciju od dekodera.
Koder se ponekad naziva “koder” i koristi se, na primjer, za pretvaranje decimalnih brojeva ukucanih na tastaturi tastature u binarne brojeve. Ako je broj ulaza toliko velik da se u koderu koriste sve moguće kombinacije izlaznih signala, onda se takav koder naziva kompletnim. Broj ulaza i izlaza u kompletnom enkoderu povezan je omjerom N = 2 n, gdje je N broj ulaza, n broj izlaza. Dakle, za konvertovanje koda tastature u četvorocifreni binarni broj, dovoljno je koristiti samo 10 ulaza, dok će ukupan broj mogućih ulaza biti 16 (n = 2 4 = 16), pa će 10x4 enkoder biti nepotpun .
Razmotrimo primjer konstruiranja enkodera za pretvaranje desetocifrenih jediničnih koda (decimalni brojevi od 0 do 9) u binarni kod. Pretpostavlja se da se signal koji odgovara logičkoj jedinici dovodi na samo jedan ulaz u isto vrijeme.
Tabela istinitosti za enkoder je prikazana u tabeli 2.11.3.
Koristeći ovu tablicu, pišemo logičke izraze za izlazne varijable, uključujući u logički zbir one ulazne varijable koje odgovaraju jedinici odgovarajuće izlazne varijable.
Tabela istine za dekoder
Tabela 2.11.3.
| Inputs | Izlazi | |||||||||||||
| № | X0 | X1 | X2 | X3 | X4 | X5 | X6 | X7 | X8 | X9 | A3 | A2 | A1 | A0 |
Zapišimo logičke jednačine za izlazne varijable A0, A1, A2, A3:
A0 = X1 v X3 v X5 v X7 v X9
A1 = X2 v X3 v X6 v X7
A2 = X4 v X5 v X6 v X7
Za takav enkoder je lako izgraditi kolo bazirano na logičkim elementima "ILI" (slika 2.11.5).
Rice. 2.11.5. Nepotpuno kolo enkodera 10x4
Metodička uputstva za izvođenje radova:
Zapišite u izvještaj, kao i obično, naziv rada, svrhu rada. Dajte definiciju dekodera. Napravite tabelu istinitosti za dekoder sa 3 adresna ulaza. Zapišite jednadžbe za svaki od 8 izlaza dekodera. Napravite dijagram. Izgradite kolo koje implementira funkcije dekodera u Multisim-u. Istražite njen rad.
Istražite rad 2x4 dekoderskog čipa. Sastavite kolo dekodera prikazano na sl. 2.11.4 koristeći samo 2x4 dekodere.
Dobiti vremenske dijagrame rada kola. Koristite 2 analizatora da prikažete sve ulazne i izlazne signale dekodera.
Nacrtajte dijagram i objasnite kako to funkcionira u izvještaju. Navedite vremenske karte. Vremenski grafikoni moraju biti prikazani na jednoj stranici; vremenski grafikoni se ne mogu nastaviti na drugoj stranici. Sve veze između signala treba da budu jasne.
Napravite tabelu istinitosti za puni 8x3 enkoder. Zapišite logičke funkcije izlaznih varijabli. Izgradite i istražite šemu šifriranja. U izvještaju navedite tabelu istinitosti, jednačine, dijagram zasnovan na jednadžbi, vremenski dijagram.
Zapišite zaključke koji odgovaraju svakoj stavci završenog rada.
Pitanja za pripremu izvještaja:
1. Dajte definiciju dekodera.
2. Dajte definiciju enkodera.
3. Šta se podrazumijeva pod jedinstvenim kodom?
4. Koja je razlika između punog dekodera i nepotpunog?
5. Koja je razlika između kompletnog i nekompletnog kodera?
6. Koja je razlika između linearnog i piramidalnog dekodera?
7. Da li je linearni ili piramidalni dekoder brži?
8. Da li je potrebno više hardverskih troškova za implementaciju linearnog ili piramidalnog dekodera?
9. Za šta se koriste dekoderi i skrembleri u računarstvu?
12. Laboratorijski rad br.12
Istraživanje multipleksora i demultipleksora
Cilj: Proučiti principe sinteze i rada multipleksora i demultipleksera.
vježba: Sintetizirajte sklop multipleksora, istražite rad kola. Istražite mikrokolo multipleksora, izgradite i istražite piramidalnu šemu. Sintetizirati kolo demultipleksera, istražiti rad kola. Istražite zajednički rad multipleksera i demultipleksera.
Teorijski uvod
Multiplekser naziva se kombinacijski logički uređaj dizajniran za kontrolirani prijenos podataka iz više izvora informacija na jedan izlazni kanal. Ulazi multipleksera su podijeljeni na informacije D 0 , D 1, …… i kontroleri (adresirani) A 0 , A 1 , …, A n-1.
Kod koji se dostavlja na adresne ulaze određuje koji se od informacijskih ulaza trenutno prenosi na izlaz kola. Ukoliko n-bitni binarni kod može imati 2 n vrijednosti, tada ako je broj adresnih ulaza multipleksera n, broj njegovih informacijskih ulaza mora biti jednak 2 n.
Napravimo tabelu istinitosti koja prikazuje rad multipleksora sa dva adresna ulaza na osnovu definicije. Označimo u tabeli A0 i A1 - adresne ulaze. D0, D1, D2, D3 - ulazi 4 toka podataka, kada je adresa postavljena, odgovarajući podaci će se prenijeti na jedan izlaz multipleksera Y (tabela 2.12. 1).
Tabela izgleda ovako:
Tabela 2.12. jedan
| Adresa | Podaci | Izlaz | ||||
| A1 | A0 | D0 | D1 | D2 | D3 | Y |
| D0 | D1 | D2 | D3 | D0 | ||
| D0 | D1 | D2 | D3 | D1 | ||
| D0 | D1 | D2 | D3 | D2 | ||
| D0 | D1 | D2 | D3 | D3 |
Napišimo jednačinu za funkciju Y:
Y = A1 * A0 * D0 v A1 * A0 D1 v A1 A0 * D2 v A1 A0 D3.
Kolo koje implementira Y funkciju može biti izgrađeno od 2 pretvarača, 4 elementa "AND" sa tri ulaza i elementa "OR" sa četiri ulaza (slika 12.2.1).
Rice. 12.2.1. Multiplekserski krug 4-1
Moguće je sastaviti dekoder za implementaciju istog kola, i uz njegovu pomoć prebaciti ulaze na izlaz Y (sl. 2.12.2).
Rice. 2.12.2. Multipleksersko kolo i njegov simbol
U slučajevima kada funkcionalnost IS multipleksera ne zadovoljava programere u smislu broja ulaza informacija, oni pribjegavaju kaskadnom kaskadiranju kako bi povećali broj ulaza na traženu vrijednost. Najsvestraniji način povećanja dimenzije multipleksera je izgradnja piramidalne strukture koja se sastoji od nekoliko multipleksera. U ovom slučaju, prvi nivo kola je kolona koja sadrži onoliko multipleksora koliko je potrebno za dobijanje potrebnog broja informacijskih ulaza. Svi multiplekseri u ovoj koloni se prebacuju sa istim adresnim kodom sastavljenim od odgovarajućeg broja najmanjih bitova zajedničkog adresnog koda. Najznačajniji bitovi adresnog koda se koriste u drugom sloju, čiji multiplekser omogućava naizmjenični rad multipleksora prvog nivoa sa zajedničkim izlazom. Kaskadno kolo multipleksora "16-1", izgrađeno na multiplekserima "4-1", prikazano je na Sl. 2.12.3.
Rice. 2.12.3. Krug kaskadnog multipleksora 16-1
Tipična primjena multipleksora je prijenos informacija iz nekoliko razmaknutih izvora (senzora) informacija na ulaz jednog prijemnika.
Pretpostavimo da se temperatura okoline mjeri u nekoliko prostorija i da se rezultati ovih mjerenja moraju unijeti u jedan uređaj za snimanje, na primjer, kompjuter. U isto vrijeme, budući da se temperatura sporo mijenja, uopće nije potrebno stalno je mjeriti da bi se postigla dovoljna tačnost. Dovoljno je imati informacije u određenim fiksnim intervalima.
Funkciju povezivanja različitih izvora informacija na jedan prijemnik na datu komandu obavlja multiplekser.
Multiplekser se može koristiti kao univerzalni logički element za implementaciju bilo koje logičke funkcije od broja argumenata koji je jednak broju adresnih ulaza multipleksora. Pokažimo to na primjeru logičke funkcije date tablicom istinitosti (Tablica 2.12.2).
Tabela 2.12.2
| № | A2 | A1 | A0 | Y | № | A2 | A1 | A0 | Y |
Kolo koje implementira ovu funkciju prikazano je na Sl. 2.12.4.
Rice. 2.12.4. Implementacija kombinacionog kola pomoću multipleksora
Demultiplekser Je kombinaciona kola koja imaju jedan informacioni ulaz (D), n kontrolnih (adresnih) ulaza (A0, A1,…, An-1) i N = 2 n izlaza (Y0, Y1,…, YN-1). Binarni kod koji stiže na adresne ulaze određuje jedan od N izlaza, na koji se prenosi vrijednost varijable sa informacijskog ulaza D. Demultiplekser implementira funkciju inverznu funkciji multipleksera. Dizajniran je da podijeli tok podataka jednog izvora informacija u nekoliko izlaznih kanala.
U nastavku je prikazana radna tablica demultipleksera (Tabela 2.12.2), koja ima 4 informacijska izlaza (Y0, Y1, Y2, Y3) i n = 2 adresna ulaza (A0, A1).
Tabela 2.12.2
| Unos informacija | Adresa | Informacijski izlazi | ||||
| D | A1 | A0 | Y0 | Y1 | Y2 | Y3 |
| D | D | |||||
| D | D | |||||
| D | D | |||||
| D | D |
Jednačine koje opisuju rad demultipleksera:
Y0 = D A1 * A0 *; Y1 = D A1 * A0; Y2 = A1 A0 *; Y3 = A1 A0.
Kolo demultipleksera konstruisano prema ovim jednačinama i njegov grafički prikaz prikazani su na Sl. 2.12.5.
Rice. 2.12.5. Demultipleksersko kolo "1-4" i njegova konvencionalna slika
Funkcija demultipleksera se lako implementira pomoću dekodera, ako se njegov ulaz "Dozvola" - E koristi kao informacijski ulaz demultipleksera, a ulazi 1, 2, 4 ... - kao adresni ulazi demultipleksera A0, A1, A2 , ... Zaista, sa aktivnom vrijednošću signala na ulazu E, odabire se izlaz koji odgovara kodu koji se primjenjuje na adresne ulaze. Stoga se integrirana kola dekodera s permisivnim ulazom ponekad nazivaju ne samo dekoderima, već i dekoderima-demultiplekserima.
Termin "multipleksiranje" odnosi se na proces prijenosa podataka iz više izvora preko zajedničkog kanala. Multiplekser se koristi kao uređaj za pretvaranje podataka u jedan kanal na strani odašiljanja. Takav uređaj je sposoban da privremeno odvoji signale koji dolaze iz više izvora i da ih prenosi na komunikacioni kanal (liniju) jedan za drugim u skladu sa promjenom kodova na svojim adresnim ulazima.
Na prijemnoj strani obično je potrebno izvršiti suprotnu operaciju - demultipleksiranje, tj. distribucija delova podataka primljenih putem komunikacionog kanala u uzastopnim vremenima do njegovih primaoca. Ovu operaciju izvodi demultiplekser. Kombinovana upotreba multipleksora i demultipleksora za prenos podataka od 4 izvora do
4 prijemnika duž zajedničke linije ilustrovana su na Sl. 2.12.6.
Rice. 2.12.6. Dijeljenje multipleksora i demultipleksora za prijenos podataka
Slične informacije.
Laboratorijski rad se izvodi na LESO2 laboratorijskom štandu za obuku.
1 Svrha rada
Cilj rada je proučavanje principa rada kombinacionih kola: dekodera, enkodera, kodnog pretvarača za sedmosegmentni indikator, multipleksora, sabirača.
2 Kratke teorijske informacije
2.1 dekoder (dekoder)
Dekoder (dekoder) se koristi za pretvaranje n-bitnog pozicionog binarnog koda u jedan izlazni signal na jednom od 2n izlaza. Za svaku ulaznu kombinaciju signala, na jednom od izlaza se pojavljuje 1. Dakle, jedan signal na jednom od izlaza može se koristiti za procjenu ulazne kodne riječi. Tabela istinitosti za dekoder sa dva ulaza prikazana je u tabeli 2.1.
Tabela 2.1 - Tabela istinitosti dvobitnog dekodera
| x1 | x2 | y0 | y1 | y2 | y3 |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 |
Za konstruisanje dekoderskog kola prema tabeli istinitosti koristićemo tehniku opisanu u laboratorijskom radu br. 1, izvedenom na štandu LESO2. Na primjer, uređaj bi trebao imati 4 izlaza. Za svaki izlaz zapišite logički izraz. Na osnovu SDNF-a:
y0 = x1 x2
y1 = x1 x2
y2 = x1 x2
Koristeći ovaj sistem izraza, lako je konstruisati kolo potrebnog dekodera (slika 2.1).
Slika 2.1 - Šema dekodera Konvencionalna grafička oznaka takvog dekodera prikazana je na slici 2.2.
Slika 2.2 - Uslovna grafička oznaka dekodera 2.2 enkoder (koder)
Koder obavlja funkciju suprotnu od dekodera (dekodera), odnosno pretvara nepozicioni (unitarni) binarni 2n-bitni kod u n-bitni pozicijski kod. Kada se jedan signal primijeni na jedan od ulaza, na izlazu se generira odgovarajući binarni kod. Hajde da sastavimo tabelu istinitosti kodera za n = 2.
Tabela 2.2 - Tabela istinitosti kodera za n = 2
| x1 | x2 | x3 | x4 | y1 | y0 |
| 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 1 | 1 |
Sintetišemo enkoder. Da bismo to učinili, zapisujemo sistem njegovih vlastitih funkcija:
y1 = x1 x2 x3 x4 + x1 x2 x3 x4
y0 = x1 x2 x3 x4 + x1 x2 x3 x4
Slika 2.3 - Šema enkodera 
Slika 2.4 - Konvencionalna grafička oznaka enkodera 2.3 Pretvarač kodova za 7-segmentni indikator
Najšire korišteni pretvarači kodova poznati su za digitalne displeje. Na primjer, pretvarač iz 4-bitnog pozicionog binarnog koda u decimalne znamenke. Postoji sedmosegmentni indikator i uz njegovu pomoć trebate istaknuti deset cifara.
Slika 2.5 - Indikator sa sedam segmenata Očigledno, binarni kod mora imati najmanje 4 bita (2 ^ 4 = 16, što je više od 10). Hajde da sastavimo tabelu istinitosti za rad takvog pretvarača.
Tabela 2.3 - Tabela istinitosti pretvarača
| Broj | Binarni kod 8-4-2-1 | a | b | v | G | d | e | f | |||
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 2 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 3 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 4 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 5 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 8 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
Koristeći TI, lako je sastaviti sistem svojstvenih funkcija za sve izlaze, tj. SDNF, minimizirajte ga i nacrtajte shematski dijagram.
Slika 2.6 - Uslovna grafička oznaka pretvarača kodova 2.4 Multiplekser
Multiplekser je uređaj koji omogućava prebacivanje jednog od 2 ^ n informacijskih ulaza X na jedan izlaz Y pod dejstvom n kontrolnih (adresnih) signala. Na slici. 2.7 prikazuje pojednostavljeni funkcionalni dijagram multipleksora zasnovanog na idealizovanim elektronskim ključevima.
Slika 2.7 - Šema multipleksera na idealizovanim elektronskim ključevima U digitalnim kolima potrebno je upravljati ključevima pomoću logičkih nivoa. Stoga je poželjno odabrati uređaj koji bi mogao obavljati funkcije elektronskog ključa s digitalnom kontrolom signala. Pokušajmo "natjerati" već poznate logičke elemente da rade kao elektronski ključ. Razmotrite TI logičkog elementa "AND". U ovom slučaju, jedan od ulaza logičkog elementa "AND" smatrat će se informacijskim ulazom elektronskog ključa, a drugi ulaz kontrolnim ulazom. Pošto su oba ulaza AND kapije ekvivalentna, nije važno koji je kontrolni ulaz. Neka je X kontrolni ulaz, a Y informacijski ulaz. Radi jednostavnosti zaključivanja, TI ćemo podijeliti na dva dijela u zavisnosti od nivoa logičkog signala na kontrolnom ulazu X.
Tabela 2.4 - Tabela istinitosti
| y | x | Van |
| 0 0 |
0 1 |
0 0 |
| 1 1 |
0 1 |
0 1 |
Tabela istinitosti jasno pokazuje da ako se nulti logički nivo primeni na kontrolni ulaz X, signal primenjen na Y ulaz ne prelazi na izlazni izlaz. Kada se logička jedinica primeni na kontrolni ulaz X, signal koji stiže na Y ulaz pojavljuje se na izlazu. To znači da se I kapija može koristiti kao elektronski ključ. U ovom slučaju nije bitno koji će se od ulaza elementa AND koristiti kao kontrolni, a koji - kao informacijski. Ostaje samo kombinirati izlaze elemenata "AND" u jedan zajednički izlaz. Ovo se radi pomoću logičkog elementa "ILI" na isti način kao kada se gradi kolo koristeći proizvoljnu tablicu istinitosti. Rezultirajuća verzija sklopnog kola sa kontrolom logičkih nivoa prikazana je na slici 2.8.
Slika 2.8 - Šematski dijagram multipleksora izrađenog na logičkim elementima U krugovima prikazanim na slikama 2.7 i 2.8, možete istovremeno uključiti nekoliko ulaza na jedan izlaz. Međutim, to obično vodi do nepredvidivih posljedica. Osim toga, potrebno je mnogo ulaza za upravljanje takvim prekidačem, tako da je binarni dekoder obično uključen u multiplekser, kao što je prikazano na slici 2.9. Ova šema vam omogućava da kontrolišete prebacivanje informacijskih ulaza multipleksera koristeći binarne kodove koji se dostavljaju na njegove kontrolne ulaze. Broj informacijskih ulaza u takvim kolima se bira kao umnožak stepena dva.
Slika 2.9 - Šematski dijagram binarno upravljanog multipleksora Konvencionalna grafička oznaka 4-ulaznog multipleksora sa kontrolom binarnog koda prikazana je na slici 2.10. Ulazi A0 i A1 su kontrolni ulazi multipleksora koji određuju adresu informacijskog ulaznog signala koji će biti povezan na izlazni terminal Y multipleksera. Signali ulaza informacija su označeni: X0, X1, X2 i X3.
Slika 2.10 - Konvencionalna grafička oznaka 4-ulaznog multipleksora U konvencionalnoj grafičkoj oznaci nazivi informacijskih ulaza A, B, C i D zamjenjuju se nazivima X0, X1, X2 i X3, a naziv izlaza zamjenjuje se imenom Y. Ova oznaka ulaza multipleksera a rezultati su češći u domaćoj literaturi. Adresni ulazi su označeni A0 i A1.
O karakteristikama implementacije multiplesora na Verilog jeziku možete pročitati u članku:
FPGA arhitektura. Dio 2. Multiplekser
2.5 Guja
Sabirač je računarska jedinica za sabiranje binarnih brojeva. Izgradnja binarnih sabirača obično počinje sa sabiračem po modulu 2.
Sabirač po modulu 2
Kolo sabirača modulo 2 je isto kao i ekskluzivno kolo "ILI".
Tabela 2.5 - Tabela istinitosti sabirača mod 2
| x1 | x2 | y |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Logički izraz koji opisuje modulo 2 sabirač:
y = x1 x2 + x1 x2
Slika 2.11 - Uslovna grafička oznaka sabirača po modulu 2 Na osnovu logičke jednadžbe koja opisuje ovaj element, možete sintetizirati kolo:
Slika 2.12 - Šema sabirača po modulu 2 Modulo 2 sabirač vrši sabiranje prijenosa. Konvencionalni binarni sabirač treba da uzme u obzir prijenos, tako da je potrebno kolo za generiranje prijenosa na sljedeći bit. Tabela istinitosti takvog kola, zvanog polusabirač, prikazana je u tabeli 2.6.
Tabela 2.6 - Tabela istinitosti polusabirača
| A | B | S | P0 |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
Evo A i B- uslovi;
S- suma;
P0- prijenos na najznačajniji bit (prenosni izlaz Pout).
Napišimo sistem vlastitih funkcija za polusabirač:
S = A B + A B
P0 = A B
Slika 2.13 - Šematski dijagram koji implementira tabelu istinitosti polusabirača 
Slika 2.14 - Slika polusabirača na dijagramima Puna zbrajalica.
Kolo polusabirača generiše prijenos na najvažniji bit, ali ne može uzeti u obzir prijenos od najmanjeg bita. Prilikom sabiranja višecifrenih binarnih brojeva potrebno je u svaku cifru dodati tri cifre - 2 člana i jedinicu za nošenje iz prethodne PI cifre.
| PI | A | B | S | PO |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
PI- unesite 1 prijenos iz prethodnog bita,
PO- izlaz 1 prijenos na najznačajniji bit.
Na osnovu tabele istinitosti, pišemo sistem sopstvenih funkcija za svaki izlaz:
S = A B PI + A B PI + A B PI + A B PI
PO = A B PI + A B PI + A B PI + A B PI
Kao rezultat, dobijamo kompletno kolo sabirača (slika 2.15).
Slika 2.15 - Šematski dijagram koji implementira tabelu istinitosti punog binarnog jednobitnog sabirača 
Slika 2.16 - Slika punog binarnog jednobitnog sabirača na dijagramima
| Teorija Pitanja |
3 Zadatak za rad
3.1 Istražite princip rada dekodera 2 x 4
Konfigurirajte FPGA u skladu sa slikom 3.1. Povežite prekidače S7 i S8 na ulaze X0 i X1, a LED indikatore LED5, LED6, LED7, LED8 na izlaze Y0, Y1, Y2, Y3. Da biste to učinili, povežite ulaze i izlaze dekodera na odgovarajuće noge FPGA.
Slika 3.1 - Šema dekodera Napajanjem svih mogućih kombinacija logičkih nivoa na ulaze X0, X1 pomoću tastera S7, S8 i posmatranjem stanja LED indikatora LED5, LED6, LED7, LED8, popuniti tabelu istinitosti dekodera.
Tabela 3.1 - Tabela dekodera
| x1 | x2 | y0 | y1 | y2 | y3 |
| 0 | 0 | ||||
| 0 | 1 | ||||
| 1 | 0 | ||||
| 1 | 1 |
3.2
Istražite princip rada 4x2 enkodera
Konfigurirajte FPGA u skladu sa slikom 3.2.
Slika 3.2 - Šema 4x2 enkodera Povežite prekidače S8, S7, S6, S5 na ulaze X1, X2, X3, X4, a LED8, LED7 na izlaze Y0, Y1. Da biste to učinili, povežite ulaze i izlaze dekodera na odgovarajuće noge FPGA. Napajanjem svih mogućih kombinacija logičkih nivoa na ulaze X1, X2, X3, X4 pomoću tastera S8, S7, S6, S5 i posmatranjem stanja LED indikatora LED7, LED8, popuniti tabelu istinitosti enkodera.
Tabela 3.2 - Tabela istinitosti kodera
| x1 | x2 | x3 | x4 | y1 | y0 |
| 1 | 0 | 0 | 0 | ||
| 0 | 1 | 0 | 0 | ||
| 0 | 0 | 1 | 0 | ||
| 0 | 0 | 0 | 1 |
3.3 Istražite rad pretvarača kodova za indikator od sedam segmenata.
Napravite tabelu istinitosti kod pretvarača (tabela 3.3).
Sastavite kolo prikazano na slici 3.3.
Tabela 3.3 - Tabela istinitosti pretvarača
| x3 | x2 | x1 | x0 | A | B | C | D | E | F | G |
| 0 | 0 | 0 | 0 | |||||||
| 0 | 0 | 0 | 1 | |||||||
| 0 | 0 | 1 | 0 | |||||||
| 0 | 0 | 1 | 1 | |||||||
| 0 | 1 | 0 | 0 | |||||||
| 0 | 1 | 0 | 1 | |||||||
| 0 | 1 | 1 | 0 | |||||||
| 0 | 1 | 1 | 1 | |||||||
| 1 | 0 | 0 | 0 | |||||||
| 1 | 0 | 0 | 1 |
Slika 3.3 - Šema konvertora koda za sedmosegmentni indikator Primjenom tipki S8, S7, S6, S5, različite kombinacije kodova na ulaze X0, X1, X2, X3 određuju brojeve prikazane na indikatoru. Na osnovu rezultata eksperimenta popuniti tabelu 3.4.
Tabela 3.4 – Tabela koja opisuje rad kodnog pretvarača za indikator od sedam segmenata
| x3 | x2 | x1 | x0 | Očitavanje indikatora |
| 0 | 0 | 0 | 0 | |
| 0 | 0 | 0 | 1 | |
| 0 | 0 | 1 | 0 | |
| 0 | 0 | 1 | 1 | |
| 0 | 1 | 0 | 0 | |
| 0 | 1 | 0 | 1 | |
| 0 | 1 | 1 | 0 | |
| 0 | 1 | 1 | 1 | |
| 1 | 0 | 0 | 0 | |
| 1 | 0 | 0 | 1 |
3.4 Istražite rad 4x1 multipleksora
Konfigurirajte FPGA u skladu sa slikom 3.4.
Slika 3.4 - Šema 4x1 multipleksora Naizmjeničnim postavljanjem svih mogućih kombinacija kodova na adresnim ulazima A i B odredite brojeve kanala koji se komutiraju. Broj komutiranih kanala određuje se naizmjeničnim povezivanjem na ulaze X0, X2, X3, X4 nivoa logičke jedinice i praćenjem izlaza Y. Popuniti tabelu 3.5.
Tabela 3.5 – Tabela koja opisuje rad multipleksora
3.5 Istražite sklop sabirača
Konfigurirajte FPGA u skladu sa slikom 3.5. Evo Pin, Duri se odnosno, ulaz i izlaz jedinice za prijenos, A i B- uslovi, S- suma.
Slika 3.5 - Kolo za zbrajanje Popuniti tabelu istinitosti sabirača (tabela 3.6).
Tabela 2.7 - Tabela istinitosti punog sabirača
| Pin | B | A | Duri se |
| 0 | 0 | 0 | |
| 0 | 0 | 1 | |
| 0 | 1 | 0 | |
| 0 | 1 | 1 | |
| 1 | 0 | 0 | |
| 1 | 0 | 1 | |
| 1 | 1 | 0 | |
| 1 | 1 | 1 |
- Cilj.
- Šeme za proučavanje dekodera, enkodera, konvertera koda za sedmosegmentni indikator, multipleksora, sabirača.
- Tablice istine za svaki krug.
- Zaključci za svaki zadatak.
5 Test pitanja
- Kako dekoder radi?
- Kako sintetizirati dekoder sa proizvoljnom širinom bita?
- Kako radi scrambler?
- Kako radi konverter koda za sedmosegmentni indikator?
- Kako funkcioniše indikator od sedam segmenata?
- Kako radi multiplekser?
- Kako je multiplekser testiran u laboratoriji?
- Kako radi sabirač?
- Nacrtajte tabelu istinitosti kodera.
- Šta je jedinica za nošenje?
Tabela istinitosti koja opisuje operativnu logiku prikazana je ispod.
L-nizak nivo
H-visok nivo
X je nizak ili visok, nema razlike
Ako sjedite i zalijepite ga na minut, možete shvatiti da ovdje nema ništa komplicirano =) Treba napomenuti da je aktivni nivo na izlazu nizak. Pored ulaza-izlaza, postoje i dva pina za omogućavanje omogućiti uključeno od strane logično I... Dekoder će obavljati svoju funkciju samo kada su obje ove noge na tlu.
IMHO, jedina mana je što u svakom trenutku samo jedan od izlaza može imati aktivan nivo. Stoga, ako trebate uključiti nekoliko izlaza u isto vrijeme, morat ćete priključiti dinamičku kontrolu.
$ regfile = "attiny13.dat"
$ kristal = 1000000
Config Portb = Izlaz
Portb = & B00001111
Čekanja 100
Portb = & B00001110
Čekanja 100
Portb = & B00001101
Čekanja 100
Portb = & B00001100
Čekanja 100
Portb = & B00001011
Čekanja 100
Portb = & B00001010
Čekanja 100
Portb = & B00001001
Čekanja 100
Portb = & B00001000
Čekanja 100
Portb = & B00000111
Čekanja 100
Portb = & B00000110
Čekanja 100
Portb = & B00000101
Čekanja 100
Portb = & B00000100
Čekanja 100
Portb = & B00000011
Čekanja 100
Portb = & B00000010
Čekanja 100
Portb = & B00000001
Čekanja 100
Portb = & B00000000
čeka 100
Petlja
Evo šta ćete na kraju dobiti:
Na osnovu dekodera možete napraviti ekspander za tastaturu i tako dobiti na raspolaganje 16 tastera koji zauzimaju 5 pinova mikrokontrolera. Na primjer, evo jednostavnog primjera za attiny2313:
U glavnoj petlji se izvršava program, na primjer, treperi LED. Kada se tajmer prekorači, dolazi do prekida, tastatura se skenira u rukovaocu prekida, a ako je dugme pritisnuto, pojavljuje se nizak nivo na nozi PortB.7. Saznavši u kom trenutku je došlo do pritiska, možete saznati broj pritisnutog dugmeta. Ovaj broj ćemo poslati putem UART-a:
$ regfile = "attiny2313.dat"
$ kristal = 1000000
$ baud = 1200
Dim M kao bajt
Dim n kao bajt
Config Portb = Izlaz
Konfiguracija Portb.7 = Ulaz
Konfiguracija porta 2 = Izlaz
Config Timer1 = Tajmer, Prescale = 8 "tajmer se prekorači svakih 0,5 sek
Na tastaturi Timer1:
Omogući prekide
Omogući Timer1
Uradi "*** sprovodimo glavni program ***
Portd.2 = 1
Čekaj 1
Portd.2 = 0
Čekaj 1
Petlja
Kraj
tastatura:
Za M = 0 do 15 korak 1
Portb = M
Ako je Pinb.7 = 0 Onda "ako je dugme pritisnuto
N = M „Pogledajte u kom trenutku je pritisnuto
M = 0
Štampa N "štampamo broj dugmeta
Povratak "i izađite iz petlje
End If „ako nije bilo pritiska, nastavićemo skeniranje do kraja
Čekanja 10
Sljedeći M
Povratak "vratiti se na glavnu petlju programa
Dekoderi vam omogućavaju da pretvorite jednu vrstu binarnog koda u drugu. Na primjer, pretvorite pozicionu binarnu u linearnu oktalnu ili heksadecimalnu. Transformacija se vrši prema pravilima opisanim u tabelama istinitosti, tako da konstrukcija dekodera nije teška. Da biste napravili dekoder, možete koristiti pravila.
Decimalni dekoder
Razmotrimo primjer razvoja dekoderskog kola od binarnog do decimalnog. Decimalni kod se obično prikazuje kao jedan bit po decimalnoj znamenki. Decimalni kod ima deset cifara, tako da je potrebno deset izlaza dekodera za prikaz jednog decimalnog mjesta. Signal sa ovih pinova se može primijeniti na. U najjednostavnijem slučaju iznad LED diode možete jednostavno potpisati naznačenu cifru.Tabela istinitosti decimalnog dekodera je prikazana u tabeli 1.
Tabela 1. Tabela istine decimalnog dekodera.
| Inputs | Izlazi | ||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 8 | 4 | 2 | 1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
Mikrokrugovi dekodera u shematskim dijagramima prikazani su na slici 2. Ova slika prikazuje oznaku binarno-decimalnog dekodera, čiji je kompletan interni šematski dijagram prikazan na slici 1.
Slika 2. Konvencionalna grafička oznaka binarno-decimalnog dekodera
Na isti način možete dobiti šematski dijagram za bilo koji drugi dekoder (dekoder). Najčešće sheme su oktalni i heksadecimalni dekoderi. Trenutno se takvi dekoderi praktički ne koriste za indikaciju. U osnovi, takvi dekoderi se koriste kao sastavni dio složenijih digitalnih modula.
Sedmosegmentni dekoder
Često se koristi za prikaz decimalnih i heksadecimalnih znamenki. Slika indikatora sa sedam segmenata i nazivi njegovih segmenata prikazani su na slici 3.
Slika 3. Slika indikatora od sedam segmenata i naziv njegovih segmenata
Za prikaz broja 0 na takvom indikatoru, dovoljno je osvijetliti segmente a, b, c, d, e, f. Za prikaz, brojevi "1" svjetlosni segmenti b i c. Na isti način možete dobiti slike svih ostalih decimalnih ili heksadecimalnih cifara. Sve kombinacije takvih slika nazivaju se kodom od sedam segmenata.
Hajde da sastavimo tabelu istinitosti dekodera, koji će pretvoriti binarni kod u sedmosegmentni. Neka su segmenti zapaljeni pri nultom potencijalu. Tada će tabela istinitosti sedmosegmentnog dekodera poprimiti oblik prikazan u tabeli 2. Specifična vrijednost signala na izlazu dekodera ovisi o izlazu mikrokola. Ove dijagrame ćemo pogledati kasnije, u poglavlju o prikazivanju različitih vrsta informacija.
Tabela 2. Tabela istinitosti sedmosegmentnog dekodera
| Inputs | Izlazi | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 8 | 4 | 2 | 1 | a | b | c | d | e | f | g |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
U skladu sa principima konstruisanja proizvoljne tabele istinitosti iz proizvoljne tabele istinitosti, dobićemo šematski dijagram sedmosegmentnog dekodera koji implementira tabelu istinitosti prikazanu u tabeli 2. Ovaj put nećemo detaljno opisivati proces razvijanje kola. Rezultirajući šematski dijagram sedmosegmentnog dekodera prikazan je na slici 4.
ENKRIPTI / DEKODERI
Scramblers.
Encoder (koji se naziva i koder) je uređaj koji pretvara decimalne brojeve u binarni brojevni sistem. Neka enkoder ima m ulaza numeriranih uzastopno decimalnim brojevima (0, 1, 2, 3, ..., m - 1) i n izlaza. Primjena signala na jedan od ulaza rezultira pojavom na izlazima n-bitnog binarnog broja koji odgovara broju pobuđenog ulaza.
sl. 5.17
sl. 5.18
Očigledno, teško je izgraditi enkodere sa vrlo velikim brojem ulaza m, pa se oni koriste za pretvaranje relativno malih decimalnih brojeva u binarne. Pretvaranje velikih decimalnih brojeva vrši se metodama datim u priručniku "Brojni sistemi"
Scrambleri se široko koriste u raznim uređajima za unos informacija u digitalne sisteme. Takvi uređaji mogu biti opremljeni tastaturom, čiji je svaki taster povezan sa određenim ulazom kodera. Kada se pritisne odabrana tipka, signal se šalje na određeni ulaz enkodera, a na njegovom izlazu se pojavljuje binarni broj koji odgovara znaku ugraviranom na tipku.
| Tabela 5.5 |
||||
| Decimala | Binarni kod 8421 |
|||
| x 8 | x 4 | x 2 | x 1 |
|
| Tabela 5.6 |
||||
| Unesite kod 8421 | Broj |
|||
| x 8 | x 4 | x 2 | x 1 |
|
Na sl. 5.17 prikazuje simboličku sliku enkodera koji pretvara decimalne brojeve 0, 1, 2, ..., 9 u binarni prikaz u kodu 8421. CD simbol je formiran od slova uključenih u englesku riječ CODER. Na lijevoj strani je prikazano 10 ulaza, označenih decimalnim brojevima 0, 1, ..., 9. Na desnoj strani su prikazani izlazi enkodera: brojevi 1, 2, 4, 8 označavaju težinske koeficijente binarnih znamenki koje odgovaraju na pojedinačne izlaze.
Sa stola. 5.5 korespondencija između decimalnog i binarnog koda slijedi da varijabla x 1 na izlaznoj sabirnici 1 ima log nivo. 1, ako jedna od ulaznih varijabli y 1, y 3, y 5, y 7, y 9 ima ovaj nivo. Dakle, x 1 = y l / y 3 / y 5 / y 7 / y 9.
Za ostale izlaze x 2 = y 2 / y 3 / y 6 / y 7; x 4 = y 4 / y 5 / y 6 / y 7; x 8 = y 8 / y 9.
Ovaj sistem logičkih izraza odgovara kolu na sl. 5.18, a. Na sl. 5.18, b prikazuje šemu enkodera na elementima ILI-NE.
Scrambler je izgrađen prema sljedećim izrazima:
U ovom slučaju, koder ima inverzne izlaze.
Prilikom izvršavanja enkodera na elementima AND-NOT, treba koristiti sljedeći sistem logičkih izraza:
U ovom slučaju je osigurano dovođenje inverznih vrijednosti na ulaze, odnosno da bi se na izlazu dobio binarni prikaz određene decimalne znamenke, potrebno je na odgovarajući ulaz dostaviti log. 0, a na ostale ulaze - log 1. Kolo enkodera, napravljeno na NAND elementima, prikazano je na Sl. 5.18, c.
Opisani metod se može koristiti za konstruisanje scramblera koji pretvara decimalne brojeve u binarni prikaz koristeći bilo koji binarni kod,
Dekoderi.
Dekoderi (koji se nazivaju i dekoderi) se koriste za pretvaranje binarnih brojeva nazad u male decimalne brojeve. Ulazi dekodera su namijenjeni za isporuku binarnih brojeva, izlazi su sekvencijalno numerirani decimalnim brojevima. Kada se na ulaze primeni binarni broj, na određenom izlazu se pojavljuje signal čiji broj odgovara broju ulaza.
Dekoderi se široko koriste. Posebno se koriste u uređajima koji štampaju brojeve ili tekst sa digitalnog uređaja na papiru. U takvim uređajima, binarni broj, koji ulazi na ulaz dekodera, uzrokuje pojavu signala na određenom izlazu. Ovaj signal ispisuje znak koji odgovara ulaznom binarnom broju.
Na sl. 5.19 i prikazana je simbolička slika dekodera. DC simbol je formiran od slova engleske riječi DECODER. Na lijevoj strani su ulazi označeni težinama binarnog koda. Desno - izlazi, numerisani decimalnim brojevima, koji odgovaraju pojedinačnim kombinacijama ulaznog binarnog koda. Dnevnik se formira na svakom izlazu. 1 sa strogo definiranom kombinacijom ulaznog koda.
Dekoder može imati parafazne ulaze za napajanje zajedno sa ulaznim varijablama njihovih inverzija, kao što je prikazano na sl. 5.19, b.
Prema načinu konstrukcije razlikuju se linearni i pravokutni dekoderi.
Linearni dekoder.
Razmotrimo konstrukciju dekodera koji izvodi transformaciju datu u tabeli. 5.6.
|
|
|
| (5.22) | (5.23) |
Vrijednosti izlaznih varijabli određene su sljedećim logičkim izrazima:
U linearnom dekoderu, izlazne varijable se formiraju prema (5.22) ili (5.23). Prilikom izvođenja dekodera na elementima I NE koristimo (5.23), primamo inverzije izlaznih funkcija. U ovom slučaju, svaka kombinacija ulaznog koda će odgovarati nivou dnevnika. 0 na strogo definiranom izlazu, preostali izlazi su postavljeni na nivo dnevnika. 1. Na sl. 5.20 prikazuje strukturu dekodera izgrađenog na NAND elementima i njegovu reprezentaciju u kolima. Struktura ima karakteristike tipične za integrisane dekodere:
da bi se smanjio broj ulaza, formiranje inverzija ulaznih varijabli vrši se u samom dekoderu;
sl. 5.20
Slika 5.21
dodatni pretvarači povezani direktno na ulaze smanjuju opterećenje od dekodera na njegovim ulaznim krugovima.
Dekoder sa 16 izlaza za dekodiranje svih mogućih kombinacija 8421 četvorobitnog binarnog koda može se izgraditi od dva razmatrana dekodera sa 10 izlaza. Na sl. 5.21 prikazuje strukturu takvog dekodera. Svaki od dekodera koristi 8 izlaza, koji formiraju potrebnih 16 izlaza (y 0, y 1, ..., y 15).
pirinač 5.22
Pravougaoni dekoder.
Razmotrimo princip konstrukcije pravokutnog dekodera na primjeru dekodera sa 4 ulaza i 16 izlaza.
Podijelimo ulazne varijable x 8, x 4, x 2, x 1 u dvije grupe od po dvije varijable: x 8, x 4 i x 2, x 1. Svaki par varijabli koristimo kao ulazne varijable zasebnog linearnog dekodera za četiri izlaza, kao što je prikazano na sl. 5.22, a. Izlazne varijable linearnih dekodera definirane su sljedećim logičkim izrazima:
Ovi dekoderi djeluju kao prva faza dekodera.
Izlazne varijable y 0, y 1, ..., y 15 pravokutnog dekodera mogu se predstaviti logičkim izrazima korištenjem izlaznih varijabli y "0, ..., y" 3 i y "" 0, ..., y "" 3 linije dekodera:
Ove logičke operacije se izvode u zasebnom dekoderu druge faze, koji se naziva matrični i sastoji se od dva ulazna elementa. Na sl. 5.22, b prikazuje konvencionalnu sliku matričnog dekodera, gdje se dvije grupe ulaza označenih decimalnim brojevima koriste za povezivanje sa izlazima dvije preliminarne faze dešifriranja. Na sl. 5.22, u strukturi pravougaonog dekodera koji koristi simbole linearnih i matričnih dekodera je prikazano.
Mogu se konstruisati pravougaoni dekoderi sa više od dva koraka.
Upotreba pravokutnog dekodera može se pokazati povoljnijom od korištenja linearnog dekodera u slučajevima kada postoji veliki broj ulaza i nepoželjno je koristiti elemente s velikim brojem ulaza potrebnih za izgradnju linearnog dekodera. Međutim, prolazak signala uzastopno kroz nekoliko stupnjeva u pravokutnom dekoderu dovodi do dužeg kašnjenja širenja signala u njemu.
| Tabela 5.7 |
|||||||
| Šifra 8421 | Šifra 2421 |
||||||
| x 4 | x 3 | x 2 | x 1 | y 4 | y 3 | y 2 | y 1 |
Pretvarači kodova
U digitalnim uređajima često je potrebno konvertovati numeričke informacije iz jednog binarnog sistema u drugi (iz jednog binarnog koda u drugi). Primjer takve konverzije je konverzija brojeva iz binarnog koda 8421, u kojem se izvode aritmetičke operacije, u binarni kod 2 od 5 za prijenos preko komunikacijske linije. Ovaj zadatak obavljaju uređaji koji se nazivaju pretvarači kodova. Za pretvaranje kodova možete koristiti dvije metode:
zasnovano na pretvaranju originalnog binarnog koda u decimalni, a zatim pretvaranju decimalnog prikaza u traženi binarni kod;
baziran na upotrebi logičkog uređaja kombinacijskog tipa koji direktno implementira ovu transformaciju.
Prva metoda je strukturno implementirana povezivanjem dekodera i enkriptora i pogodna je u slučajevima kada je moguće koristiti standardne dekodere i enkriptore u integralnom dizajnu.
Razmotrimo drugu metodu detaljnije koristeći konkretne primjere pretvaranja binarnih kodova.
Transformacijašifra 8421 v kod 2421.
Označimo varijable koje odgovaraju pojedinačnim bitovima koda 8421, x 4, x 3, x 2, x 1, isto kao kod 2421 y 4, y 3, y 2, y 1. Table 5.7 pokazuje korespondenciju kombinacija oba koda.
Svaka od varijabli y 4, y 3, y 2, y 1 može se smatrati funkcijom argumenata x 4, x 3, x 2, x 1 i, stoga, može biti predstavljena kroz ove argumente odgovarajućim logičkim izrazom. Da bismo dobili ove logičke izraze, predstavljamo varijable y 4, y 3, y 2, y 1 sa tabelama istinitosti u obliku Weichove tabele (slika 5.24.1).
|
|
|
| pirinač 5.23 | pirinač 5.24 |
|
|
pirinač 5.24.1
Hajde da dobijemo minimalni oblik logičkih izraza, predstavljenih kroz operacije I, ILI, NOT i kroz operaciju I-NE:
Na sl. 5.23 prikazuje logičku strukturu konvertora koda, izgrađenog na elementima I-NE koristeći dobijene logičke izraze.
Transformacija kod 2421 všifra 8421.
Za implementaciju ove transformacije (obrnute onoj koja je razmatrana gore), potrebno je dobiti logičke izraze za varijable x 4, x 3, x 2, x 1, koristeći varijable y 4, y 3, y 2, y 1 kao argumentima.
|
pirinač 5.24.2 |
Weichove tabele za varijable x 4, x 3, x 2, x 1 prikazane su na sl. 5.24.2. Logički izrazi za varijable x 4, x 3, x 2, x 1:
Logička struktura pretvarača prikazana je na sl. 5.24.
Pretvarač za digitalnu indikaciju.
Jedna od metoda digitalne indikacije je sljedeća.
| Tabela 5.10 |
|||||||||||
| Decimala | Binarni kod 8421 | Stanje elemenata (z 1, ..., z 7) i |
|||||||||
| x 4 | x 3 | x 2 | x 1 | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
|
| y 1 | y 2 | y 3 | y 4 | y 5 | y 6 | y 7 |
|||||
Postoji sedam elemenata raspoređenih kako je prikazano na sl. 5.25, a. Svaki element može biti osvijetljen ili neosvijetljen, ovisno o vrijednosti odgovarajuće logičke varijable koja kontrolira njegov sjaj. Dovodeći elemente da svijetle u određenim kombinacijama, možete dobiti sliku decimalnih cifara 0, 1, 9 (slika 5.25.b).
Decimalne cifre koje se prikazuju obično su navedene u binarnom kodu. Ovo postavlja problem formiranja logičkih varijabli y 1, y 2, ..., y 7 za kontrolu pojedinačnih elemenata u uređaju za prikaz. Tabela istinitosti za ove varijable prikazana je u tabeli 5.10.
pirinač 5,25
Prilikom konstruisanja tabele prihvaćeni su sledeći uslovi: ako je indikatorski element uključen, to znači da je u log stanju. 1, ako je otkazan, onda je u stanju dnevnika. 0; element se kontroliše na takav način da visoki nivo log. 1 na nekom ulazu indikatora uzrokuje gašenje odgovarajućeg elementa (tj., da bi se i-ti element ugasio i zi = 0, potrebno je poslati kontrolni signal yi = l na 1. ulaz indikator). Dakle, y i = i. Na primjer, da bi se označio broj 0, potrebno je ugasiti 7. element (z 7 = 0), ostavljajući ostale elemente u užarenom stanju; stoga, u ovom slučaju, kontrolni signal y 7 = l, ostali kontrolni signali y l, ..., y 6 moraju imati log nivo. 0.
|
|
pirinač 5.26
Formiranje upravljačkih signala vrši se pomoću logičkog uređaja, za čiju sintezu je na Sl. 5.26 Tablice istine su konstruirane u obliku Weichovih tabela posebno za svaku varijablu y l, ..., y 7. Sintetizovani uređaj je uređaj sa više izlaza, a da bi se dobilo minimalno kolo potrebno je u Weichovim tabelama konstruisati minimalni broj regiona koji pokrivaju ćelije koje sadrže 1 u svih sedam tabela. Izgradnja ovih površina ima sljedeće karakteristike. U tabelama varijabli za 5 i y 6 koriste se oblasti 1 i V, koje se koriste u tabelama za ostale varijable. Ako umjesto ovih regija u tabelama varijabli y 5 i y 6, izgradimo regije sa velikom pokrivenošću ćelija, to će uzrokovati povećanje ukupnog broja regija, a samim tim i povećanje broja potrebnih logičkih elemenata da formiraju odgovarajuće logičke izraze. Odabrana područja odgovaraju sljedećim logičkim izrazima:
Sada je lako napisati logičke izraze za izlazne vrijednosti y l, ..., y 7:
Kolo pretvarača konstruisano u skladu sa ovim izrazima prikazano je na Sl. 5.25, c.
| Tabela 5.12 |
|||
| Tip logičkog elementa | Broj elemenata u kućištu mikrokola | Broj elemenata u pretvaraču | Broj kućišta mikrokola |
| Inverteri | |||
| NAND elementi sa dva ulaza | |||
| NAND elementi sa tri ulaza | |||
| NAND elementi sa četiri ulaza | |||
| Ukupan broj kućišta mikrokola | 5 5 / 12 |
||
Odredimo broj mikrokola potrebnih za izgradnju pretvarača. U ovom slučaju, treba imati na umu da u slučaju industrijskih mikrokola može biti sadržano nekoliko logičkih elemenata. Table 12 prikazuje proračun broja slučajeva mikrokola.
